

高性能 RISC CPU

- **49 条指令**
 - 所有指令均为单周期，除了分支跳转
- **存储架构**
 - 程序 ROM: **4k x 14bits**
 - 数据 RAM: **512 x 8bits**
 - 数据 EEPROM: **128 x 8bits**
 - 程序代码分扇区保护，1 扇区=1k x 14bits
 - 支持 IAP
- **16 层硬件堆栈**
- **可选的指令周期: 2T/4T**
 - 最小指令周期为 125ns, 16MHz@2T 配置下 (VDD≥1.9V)

特殊单片机特性

- **工作温度范围: -40℃ - 85℃**
- **宽工作电压范围: 1.9V - 5.5V**
- **时钟源**
 - 两个内部时钟
 - 16M 高速高精度 HIRC
 - ✓ 支持软件微调，每步 2.5%
 - 32K 低速低功耗 LIRC
 - 晶体振荡器和外部时钟输入
 - 晶体时钟缺失检测
 - 晶体时钟配置下的双速时钟启动
 - 慢时钟周期测量
- **7 位预分频的 16 位看门狗，时钟源可选**
- **上电复位延时计数器**
- **低功耗模式 SLEEP**
 - 系统时钟可选择保持运行或关闭
- **低电压复位 LVR:**
 - 2.0V/2.2V/2.5V/2.8V/3.1V/3.6V/4.1V
 - **低电压检测 LVD:**
 - 内部电压: 2.0V/2.4V/2.8V/3.0V/3.6V/4.0V
 - 或外部输入电压
 - **支持 ISP 和在线调试 OCD**
 - 3 个硬件断点
 - 软复位，单步，暂停，跳跃等
 - **程序 ROM 分区保护功能**
 - **封装形式: SOP8, MSOP10, SOP14, SOP16, SOP20, QFN20, TSSOP20**

外设特性

- **GPIO**
 - 18 个方向独立控制的通用 IO: PORTA, PORTB, PORTC
 - 18 个唤醒管脚: 边沿或电平检测
 - 18 个带上拉功能的管脚，独立控制
 - 18 个带下拉功能的管脚，独立控制
 - 外部复位管脚: PC0
 - 18 个可编程源电流: 4/26mA@5V, 其中 PC0、PC1 支持 4/8/26mA@5V
 - 18 个可编程灌电流 IO: max. 62mA@5V
 - 支持管脚第二功能的重映射
- **通信接口**
 - 1 x USART
- **1 个 12 位的 SAR ADC**
 - 7 个外部通道 + 1 个 1/4VDD 通道
 - ADC 输入通道: AN0 ~ AN6
 - 内部参考电压: VDD, 0.5V, 2V, 3V
 - 外部参考: VREFP, VREFN
 - 手动和自动触发方式
 - 支持延时触发
- **TIM1-16bit**
 - 带 16 位预分频的 16 位定时器
 - 自动重载
 - 时钟源: 系统时钟, HIRC 以及倍频时钟 (晶体或 HIRC 的二倍频), LIRC
 - 周期、占空比寄存器双缓冲设计
 - 4 个独立的捕捉/比较/PWM 通道
 - PWM 支持沿对齐, 中心对齐, 单次脉冲模式
 - 3 组带死区控制的互补 PWM 输出
 - 前沿消隐
 - 故障刹车控制
- **TIM2-16bit**
 - 带 15 位预分频的 16 位定时器
 - 自动重载
 - 时钟源: 系统时钟, HIRC 以及倍频时钟 (晶体或 HIRC 的二倍频), LIRC
 - 周期、占空比寄存器双缓冲设计
 - 3 个独立的捕捉/比较/PWM 通道
- **TIM4-8bit, 带 8bit 预分频的基本定时器, 时钟源可选**

目录

高性能 RISC CPU.....	- 1 -
特殊单片机特性.....	- 1 -
外设特性	- 1 -
目录	- 2 -
1. 系统功能框图及脚位.....	14
1.1. 脚位图.....	15
1.2. 管脚描述.....	18
2. 程序存储器.....	20
2.1. 将程序存储器当作数据存储器读取.....	20
2.1.1. RETW 指令.....	21
2.1.2. 使用 FSR 间接读取.....	21
3. 数据存储器.....	22
3.1. 数据存储器构成.....	22
3.1.1. 内核寄存器.....	23
3.1.2. 状态寄存器.....	23
3.2. 特殊功能寄存器.....	24
3.2.1. 通用 RAM.....	24
3.2.2. GPR 的线性访问.....	24
3.2.3. 公共 RAM.....	25
3.2.4. 存储区地址映射.....	26
3.2.5. Bank31 的影子寄存器.....	28
3.3. 堆栈.....	28
3.3.1. 访问堆栈.....	29
3.3.2. 上溢/下溢复位.....	29
3.4. 间接寻址.....	30
3.4.1. 传统数据存储器.....	31
3.4.2. 线性数据存储器.....	31

3.4.3.	闪存程序存储器.....	32
4.	复位源.....	33
4.1.	上电复位.....	33
4.1.1.	上电复位流程.....	34
4.2.	低电压复位.....	35
4.3.	上电复位延时.....	35
4.4.	非法指令复位.....	36
4.5.	软件复位.....	36
4.6.	EMC 复位.....	36
4.7.	上电配置过程(BOOT).....	36
4.7.1.	可触发 BOOT 过程的复位源汇总.....	36
4.8.	LVD 低电压侦测.....	37
4.8.1.	检测外部电压.....	37
4.8.2.	LVD 中断.....	37
4.8.3.	LVD 电平输出.....	37
4.8.4.	LVDCON0 寄存器, 地址 0x199.....	38
4.8.5.	LVDCON1 寄存器, 地址 0xF8E.....	39
4.8.6.	LVDTUNE 寄存器, 地址 0xF92.....	39
4.9.	复位时序.....	40
4.9.1.	上电复位时序 1.....	40
4.9.2.	上电复位时序 2.....	40
4.9.3.	上电复位时序 3.....	41
4.10.	复位源标志位.....	41
4.10.1.	PCON 寄存器, 地址 0x96.....	42
4.11.	配置寄存器汇总.....	43
4.11.1.	UCFG0, PROM 地址 0x8000.....	43
4.11.2.	UCFG1, PROM 地址 0x8001.....	44
4.11.3.	UCFG2, PROM 地址 0x8002.....	45
4.11.4.	UCFG3, PROM 地址 0x8003.....	45
5.	时钟源.....	46

5.1.	时钟源模式.....	46
5.2.	外部时钟模式.....	47
5.2.1.	振荡器起振定时器 (OST)	47
	5.2.2. EC 模式	47
5.2.3.	LP 和 XT 模式.....	47
5.2.4.	内部时钟模式.....	47
5.2.5.	频率选择位 (MCKCF)	48
5.2.6.	HIRC 和 LIRC 时钟切换时序.....	48
5.2.7.	HIRC 时钟特殊功能.....	49
5.3.	时钟切换.....	50
5.3.1.	系统时钟选择 (SCS) 位.....	50
5.3.2.	振荡器起振超时状态 (OSTS) 位.....	50
5.3.3.	双速时钟启动模式.....	50
5.3.4.	双速启动模式配置.....	51
5.3.5.	双速启动顺序.....	51
5.3.6.	故障保护时钟监控器.....	51
5.3.7.	故障保护检测.....	52
5.3.8.	故障保护操作.....	52
5.3.9.	故障保护条件清除.....	52
5.3.10.	复位或从休眠中唤醒.....	52
5.4.	外设时钟门控.....	53
5.5.	时钟输出.....	53
5.5.1.	时钟输出注意.....	54
5.6.	与时钟源相关寄存器汇总.....	54
5.6.1.	CKAUX 寄存器, 地址 0xF8D.....	54
5.6.2.	OSCCON 寄存器, 地址 0x99.....	55
5.6.3.	OSCTUNE 寄存器, 地址 0x98.....	55
5.6.4.	PCKEN 寄存器, 地址 0x9A.....	56
5.6.5.	CKOCON 寄存器, 地址 0x95.....	57
5.6.6.	TCKSRC 寄存器, 地址 0x31F.....	58

6.	中断.....	59
6.1.	中断的使能.....	59
6.2.	中断的响应时间.....	59
6.3.	睡眠下的中断.....	60
6.4.	现场保护.....	60
6.5.	与中断相关寄存器汇总.....	60
6.5.1.	INTCON 寄存器, 地址 0x0B.....	61
6.5.2.	PIR1 寄存器, 地址 0x11.....	62
6.5.3.	PIE1 寄存器, 地址 0x91.....	62
7.	睡眠模式.....	63
7.1.	睡眠的唤醒.....	63
7.1.1.	使用中断唤醒.....	64
7.2.	睡眠的系统时钟.....	64
7.3.	与睡眠模式相关寄存器汇总.....	64
8.	数据 EEPROM 和 FLASH.....	65
8.1.	EEADRL 和 EEADRH 寄存器.....	65
8.1.1.	EECON1 和 EECON2 寄存器.....	66
8.2.	使用数据 EEPROM.....	66
8.2.1.	读数据 EEPROM 存储器.....	66
8.2.2.	写数据 EEPROM 存储器.....	67
8.2.3.	防止误写操作的保护措施.....	67
8.3.	闪存程序存储器概述.....	69
8.3.1.	读闪存程序存储器.....	69
8.3.2.	擦除闪存程序存储器.....	70
8.3.3.	写闪存程序存储器.....	71
8.4.	修改闪存程序存储器.....	72
8.5.	配置字 UCFGx 读访问.....	73
8.6.	写校验.....	73
8.7.	FLASH 内容保护.....	73
8.8.	与 EEPROM 相关寄存器汇总.....	74

宇翔达

8.8.1.	EEDAT 寄存器, 地址 0x193, 0x194.....	74
8.8.2.	EEADR 寄存器, 地址 0x191, 0x192.....	75
8.8.3.	EECON1 寄存器, 地址 0x195.....	76
8.8.4.	EECON2 寄存器, 地址 0x196.....	76
9.	12bit ADC 模块.....	77
9.1.	ADC 的配置.....	78
9.1.1.	端口配置.....	78
9.1.2.	通道选择.....	78
9.1.3.	触发方式选择.....	78
9.1.4.	触发源选择.....	78
9.1.5.	触发类型选择.....	79
9.1.6.	触发延时配置.....	79
9.1.7.	ADC 参考电压.....	79
9.1.8.	转换时钟.....	79
9.1.9.	中断.....	81
9.1.10.	转换结果的格式.....	81
9.1.11.	阈值比较.....	81
9.2	ADC 的工作原理.....	82
9.2.1	启动转换.....	82
9.2.2	转换完成.....	82
9.2.3	终止转换.....	82
9.2.4	休眠模式下 ADC 的工作.....	82
9.2.5	外部触发器.....	83
9.2.6	A/D 转换步骤.....	83
9.3	A/D 采集时间要求.....	84
9.4	与 ADC 相关寄存器汇总.....	85
9.4.1	ADRESL, 地址 0x9B.....	86
9.4.2	ADRESH, 地址 0x9C.....	86
9.4.3	ADCON0, 地址 0x9D.....	86
9.4.4	ADCON1, 地址 0x9E.....	87

9.4.5	ADCON2, 地址 0x9F.....	88
9.4.6	ADDLY/LEBPRL, 地址 0x1F.....	88
9.4.7	ADCON3, 地址 0x41A.....	89
9.4.8	ADCMPH, 地址 0x41B.....	89
10.	高级定时器 TIM1.....	90
10.1.	特性.....	90
10.2.	原理框图.....	91
10.3.	功能描述.....	91
10.4.	计数基本单元.....	91
10.4.2.	同步模式.....	126
10.4.3.	群组模式.....	126
10.4.4.	TIM1/TIM2 的同步触发模式.....	126
10.4.5.	TIM1 中断.....	126
10.4.6.	故障刹车源.....	127
10.4.7.	前沿消隐.....	128
10.4.8.	与 TIM1 相关寄存器汇总.....	129
10.4.9.	TIM1CR1, 地址: 0x211.....	130
10.4.10.	TIM1CR2, 地址: 0x212.....	131
10.4.11.	TIM1SMCR, 地址: 0x213.....	132
10.4.12.	TIM1ETR, 地址: 0x214.....	133
10.4.13.	TIM1IER, 地址: 0x215.....	134
10.4.14.	TIM1SR1, 地址: 0x216.....	135
10.4.15.	TIM1SR2, 地址: 0x217.....	136
10.4.16.	TIM1EGR, 地址: 0x218.....	137
10.4.17.	TIM1CCMR1, 地址: 0x219.....	138
10.4.18.	TIM1CCMR2, 地址: 0x21A.....	140
10.4.19.	TIM1CCMR3, 地址: 0x21B.....	141
10.4.20.	TIM1CCMR4, 地址: 0x21C.....	142
10.4.21.	TIM1CCER1, 地址: 0x21D.....	143
10.4.22.	TIM1CCER2, 地址: 0x21E.....	144

10.4.23.	TIM1CNTRH, 地址: 0x28C.....	144
10.4.24.	TIM1CNTRL, 地址: 0x28D.....	144
10.4.25.	TIM1PSCRH, 地址: 0x28E.....	145
10.4.26.	TIM1PSCRL, 地址: 0x28F.....	145
10.4.27.	TIM1ARRH, 地址: 0x290.....	145
10.4.28.	TIM1ARRL, 地址: 0x291.....	145
10.4.29.	TIM1RCR, 地址: 0x292.....	146
10.4.30.	TIM1CCR1H, 地址: 0x293.....	146
10.4.31.	TIM1CCR1L, 地址: 0x294.....	146
10.4.32.	TIM1CCR2H, 地址: 0x295.....	147
10.4.33.	TIM1CCR2L, 地址: 0x296.....	147
10.4.34.	TIM1CCR3H, 地址: 0x297.....	147
10.4.35.	TIM1CCR3L, 地址: 0x298.....	148
10.4.36.	TIM1CCR4H, 地址: 0x299.....	148
10.4.37.	TIM1CCR4L, 地址: 0x29A.....	148
10.4.38.	TIM1BKR, 地址: 0x29B.....	149
10.4.39.	TIM1DTR, 地址: 0x29C.....	150
10.4.40.	TIM1OISR, 地址: 0x29D.....	150
10.4.41.	LEBCON 寄存器, 地址 0x41C.....	151
11.	通用定时器 TIM2.....	152
11.2.	功能描述.....	153
11.2.1.	计数基本单元.....	153
11.2.2.	捕捉比较通道.....	154
11.2.3.	TIM2 中断.....	156
11.2.4.	与 TIM2 相关寄存器汇总.....	156
11.2.5.	TIM2CR1, 地址 0x30C.....	157
11.2.6.	TIM2IER, 地址 0x30D.....	158
11.2.7.	TIM2SR1, 地址 0x30E.....	158
11.2.8.	TIM2SR2, 地址 0x30F.....	159
11.2.9.	TIM2EGR, 地址 0x310.....	159

11.2.10.	TIM2CCMR1, 地址 0x311.....	160
11.2.11.	TIM2CCMR2, 地址 0x312.....	162
11.2.12.	TIM2CCMR3, 地址 0x313.....	163
11.2.13.	TIM2CCER1, 地址 0x314.....	164
11.2.14.	TIM2CCER2, 地址 0x315.....	164
11.2.15.	TIM2CNTRH, 地址 0x316.....	165
11.2.16.	TIM2CNTRL, 地址 0x317.....	165
11.2.17.	TIM2PSCR, 地址 0x318.....	165
11.2.18.	TIM2ARRH, 地址 0x319.....	165
11.2.19.	TIM2ARRL, 地址 0x31A.....	166
11.2.20.	TIM2CCR1H, 地址 0x31B.....	166
11.2.21.	TIM2CCR1L, 地址 0x31C.....	166
11.2.22.	TIM2CCR2H, 地址 0x31D.....	166
11.2.23.	TIM2CCR2L, 地址 0x31E.....	167
11.2.24.	TIM2CCR3H, 地址 0x29E.....	167
11.2.25.	TIM2CCR3L, 地址 0x29F.....	167
12.	基本定时器 TIM4.....	168
12.1.	特性.....	168
12.2.	原理框图.....	168
12.3.	TIM4 时钟源.....	169
12.4.	预分频器.....	169
12.5.	TIM4 中断.....	169
12.6.	TIM4 寄存器表.....	169
12.6.1.	TIM4CR1, 地址 0x111.....	170
12.6.2.	TIM4IER, 地址 0x112.....	170
12.6.3.	TIM4SR, 地址 0x113.....	171
12.6.4.	TIM4EGR, 地址 0x114.....	171
12.6.5.	TIM4CNTR, 地址 0x115.....	171
12.6.6.	TIM4PSCR, 地址 0x116.....	172
12.6.7.	TIM4ARR, 地址 0x117.....	172

13.	USART 接口.....	173
13.1.	功能特性.....	173
13.2.	功能描述.....	174
13.2.1.	一般描述.....	174
13.2.2.	异步工作模式.....	175
13.2.3.	同步工作模式.....	176
13.2.4.	半双工模式.....	177
13.2.5.	红外工作模式.....	177
13.2.6.	智能卡模式.....	178
13.2.7.	LIN Master 模式.....	179
13.2.8.	多芯片通信模式.....	180
13.2.9.	自动波特率检测.....	181
13.3.	寄存器汇总.....	182
13.3.1.	URDATAL 寄存器, 地址 0x48C.....	182
13.3.2.	URDATAH 寄存器, 地址 0x48D.....	183
13.3.3.	URIER 寄存器, 地址 0x48E.....	183
13.3.4.	URLCR 寄存器, 地址 0x48F.....	184
13.3.5.	URLCREXT 寄存器, 地址 0x490.....	184
13.3.6.	URMCR 寄存器, 地址 0x491.....	185
13.3.7.	URLSR 寄存器, 地址 0x492.....	186
13.3.8.	URRAR 寄存器, 地址 0x493.....	187
13.3.9.	URDLL 寄存器, 地址 0x494.....	187
13.3.10.	URDLH 寄存器, 地址 0x495.....	187
13.3.11.	URABCR 寄存器, 地址 0x496.....	188
13.3.12.	URSYNCR 寄存器, 地址 0x497.....	189
13.3.13.	URLINCR 寄存器, 地址 0x498.....	189
13.3.14.	URSDCR0 寄存器, 地址 0x499.....	190
13.3.15.	URSDCR1 寄存器, 地址 0x49A.....	190
13.3.16.	URSDCR2 寄存器, 地址 0x49B.....	191
13.3.17.	URTC 寄存器, 地址 0x49C.....	191

14.	GPIO.....	192
14.1.	端口和 TRIS 寄存器.....	193
14.2.	弱上拉.....	193
14.3.	弱下拉.....	193
14.4.	开漏输出.....	193
14.5.	ANSELA 寄存器.....	194
14.6.	源电流选择.....	194
14.7.	灌电流选择.....	194
14.8.	管脚输出的优先级.....	194
14.9.	PORTx 功能及优先级.....	195
14.10.	管脚功能重映射.....	195
14.11.	外部中断.....	196
14.12.	关于读端口 PORTx.....	197
14.13.	与端口相关寄存器汇总.....	199
14.13.1.	PSRC0, 地址 0x11A.....	200
14.13.2.	PSRC1, 地址 0x11B.....	200
14.13.3.	PSRC2, 地址 0x11C.....	200
14.13.4.	PSINK0, 地址 0x19A.....	201
14.13.5.	PSINK1, 地址 0x19B.....	201
14.13.6.	PSINK2, 地址 0x19C.....	201
14.13.7.	ITYPE0, 地址 0x11E.....	202
14.13.8.	ITYPE1, 地址 0x11F.....	202
14.13.9.	AFP0, 地址 0x19E.....	203
14.13.10.	AFP1, 地址 0x19F.....	204
14.13.11.	EPS0, 地址 0x118.....	204
14.13.12.	EPS1, 地址 0x119.....	205
14.13.13.	EPIF0, 地址 0x14.....	205
14.13.14.	EPIE0, 地址 0x94.....	206
14.13.15.	ODCON0, 地址 0x21F.....	206
14.13.16.	PORTA, 地址 0x0C.....	206

14.13.17.	PORTB, 地址 0x0D.....	207
14.13.18.	PORTC, 地址 0x0E.....	207
14.13.19.	TRISA, 地址 0x8C.....	207
14.13.20.	TRISB, 地址 0x8D.....	208
14.13.21.	TRISC, 地址 0x8E.....	208
14.13.22.	LATA, 地址 0x10C.....	208
14.13.23.	LATB, 地址 0x10D.....	209
14.13.24.	LATC, 地址 0x 10E.....	209
14.13.25.	WPUA, 地址 0x18C.....	209
14.13.26.	WPUB, 地址 0x 18D.....	210
14.13.27.	WPUC, 地址 0x18E.....	210
14.13.28.	WPDA, 地址 0x20C.....	210
14.13.29.	WPDB, 地址 0x 20D.....	211
14.13.30.	WPDC, 地址 0x 20E.....	211
14.13.31.	ANSELA, 地址 0x197.....	211
15.	看门狗定时器.....	212
15.1.	看门狗时钟源.....	213
15.2.	与看门狗相关寄存器汇总.....	213
15.2.1.	WDTCN 寄存器, 地址 0x97.....	214
15.2.2.	MISC0 寄存器, 地址 0x19D.....	215
16.	慢时钟测量.....	216
16.1.	测量原理.....	216
16.2.	上电自动测量.....	217
16.3.	操作步骤.....	218
16.4.	与慢时钟测量相关寄存器汇总.....	218
16.4.1.	MSCKCON 寄存器, 地址 0x41D.....	219
16.4.2.	SOSCPR 寄存器, 地址 0x41E, 41F.....	219
17.	指令集汇总.....	220
17.1.	读-修改-写 (RMW) 指令.....	221
18.	芯片的电气特性.....	222

18.1.	极限参数.....	222
18.2.	内置高频振荡器 (HIRC)	222
18.3.	内置低频振荡器 (LIRC)	222
18.4.	低电压复位电路 (LVR)	223
18.5.	低电压侦测电路 (LVD)	223
18.6.	上电复位电路 (POR)	223
18.7.	I/O PAD 电路.....	224
18.8.	总体工作电流 (I_{DD})	224
18.9.	AC 电气参数.....	225
18.10.	12bit ADC 特性.....	225
18.11.	直流和交流特性曲线图.....	226
18.11.1.	不同 VDD 下, I_{DD} vs Freq (2T, $T_A=25^{\circ}\text{C}$).....	226
18.11.2.	不同 VDD 下, ISB (睡眠电流)随温度变化曲线.....	227
18.11.3.	HIRC vs VDD ($T_A=25^{\circ}\text{C}$).....	227
18.11.4.	LIRC vs VDD ($T_A=25^{\circ}\text{C}$).....	228
18.11.5.	I_{OH} (level -4mA) vs V_{OH} @VDD=5V.....	228
18.11.6.	I_{OH} (level -8mA) vs V_{OH} @VDD=5V.....	229
18.11.7.	I_{OH} (level -26mA) vs V_{OH} @VDD=5V.....	229
18.11.8.	I_{OL} (L0) vs V_{OL} @VDD=5V.....	230
18.11.9.	I_{OL} (L1) vs V_{OL} @VDD=5V.....	230
19.	芯片封装信息.....	231
附录 1,	文档更改历史.....	238

1. 系统功能框图及脚位





图 1.1 芯片整体功能框图

1.1. 脚位图



Note:

1. `uart_tx`和`uart_rx`管脚可以相互交换

2. 源电流设置:

- 8/26 mA
- 4/26 mA
- 4/8/26 mA

图 1.1 TSSOP20/ SOP20 脚位




图 1.2 FT61F145A-RB, SOP20 脚位




图 1.3 SOP8 脚位




图 1.4 MSOP10 脚位




图 1.5 SOP14 脚位




图 1.6 SOP16 脚位




图 1.7 FT61F145-NRT, QFN20 脚位




图 1.8 FT61F145A-NRT, QFN20 脚位

1.2. 管脚描述

TSSOP20	Pin name	Type	INT input	Main func.	Default AF
1	PA5/LVDOUT/UART_CK/TIM2_CH1	IO	√	PA5	TIM2_CH1
	LVDOUT, LVD 电平输出				
	UART_CK 同步模式下的时钟输出				
	TIM2_CH1, TIM2 PWM 通道 1 输出				
2	PA6/UART_TX/AN3	IO	√	PA6	UART_TX
	UART_TX, UART 发送数据输出				
	AN3, ADC 输入通道 3				
3	PA7/[CLKO]/[TIM1_CH4]/UART_RX/ELVD0/[AT0]/AN4	IO	√	PA7	CLKO
	CLKO, 内部时钟输出 (重映射)				
	[TIM1_CH4], TIM1 PWM 通道 4 输出 (重映射)				
	UART_RX, UART 接收数据输入				
	ELVD0, 外部 LVD 检测输入 0				
	AT0, 内部测试管脚 0				
	AN4, ADC 输入通道 4				
4	PC0/TIM1_CH1N/MCLR/ELVD1/AN5	IO	√	PC0	TIM1_CH1N
	TIM1_CH1N, TIM1 PWM 通道 1 反相输出				
	MCLR, 外部复位输入				
	ELVD1, 外部 LVD 检测输入 1				
	AN5, ADC 输入通道 5				
5	PC1/OSC1/ELVD2	IO	√	PC1	
	OSC1, 晶体管脚 1				
	ELVD2, 外部 LVD 检测输入 2				
6	PB7/OSC2/ELVD3	IO	√	PB7	
	OSC2, 晶体管脚 2				
	ELVD3, 外部 LVD 检测输入 3				
7	GND	Ground	—	Ground	
8	PB6/[UART_TX]/ISPDAT/AN6	IO	√	PB6	UART_TX
	UART_TX, UART 数据输出 (重映射)				
	ISPDAT, ISP 数据IO				
	AN6, ADC 输入通道 6				
9	VDD	Supply	—	Power	
10	PB5/[LVDOUT]/TIM2_CH3	IO	√	PB5	TIM2_CH3
	LVDOUT, LVD 电平输出 (重映射)				
	TIM2_CH3, TIM2 PWM 通道 3 输出				
11	PB4/[LVDOUT]/TIM1_BKIN	IO	√	PB4	TIM1_BKIN
	LVDOUT, LVD 电平输出 (重映射)				
	TIM1_BKIN, TIM1 刹车输入				

TSSOP20	Pin name	Type	INT input	Main func.	Default AF
12	PB3/[LVDOUT]/[ADC_ETR]/TIM1_ETR	IO	√	PB3	TIM1_ETR
	LVDOUT, LVD 电平输出 (重映射)				
	ADC_ETR, ADC 外部触发输入 (重映射)				
	TIM1_ETR, TIM1 外部触发输入				
13	PB2/[TIM1_CHIN]/TIM1_CH3	IO	√	PB2	TIM1_CH3
	TIM1_CH1N, TIM1 PWM 通道 1 反相输出 (重映射)				
	TIM1_CH3, TIM1 PWM 通道 3 输出				
14	PB1/TIM1_CH2N/TIM1_CH4/CLKO/AN0	IO	√	PB1	TIM1_CH4
	TIM1_CH2N, TIM1 PWM 通道 2 反相输出				
	TIM1_CH4, TIM1 PWM 通道 4 输出				
	CLKO, 内部时钟输出 AN0, ADC 输入通道 0				
15	PB0/[TIM1_CH2]/[TIM2_CH1]/TIM1_CH3N	IO	√	PB0	TIM1_CH3N
	TIM1_CH2, TIM1 PWM 通道 2 输出 (重映射)				
	TIM2_CH1, TIM2 PWM 通道 1 输出 (重映射)				
	TIM1_CH3N, TIM1 PWM 通道 3 反相输出				
16	PA0/TIM1_CH1/VREFN	IO	√	PA0	TIM1_CH1
	TIM1_CH1, TIM1 PWM 通道 1 输出				
	VREFN, ADC 外部负参考输入				
17	PA1/TIM1_CH2/VREFP	IO	√	PA1	TIM1_CH2
	TIM1_CH2, TIM1 PWM 通道 2 输出				
	VERFP, ADC 外部正参考输入				
18	PA2/[TIM1_CH4]/ISPCK/[UART_RX]	IO	√	PA2	UART_RX
	[TIM1_CH4], TIM1 PWM 通道 4 输出 (重映射)				
	ISPCK, ISP 时钟输入				
	UART_RX, UART 数据输入 (重映射)				
19	PA3/[TIM2_CH3]/AN1	IO	√	PA3	AN1
	TIM2_CH3, TIM2 PWM 通道 3 输出				
	AN1, ADC 输入通道 1				
20	PA4/TIM2_CH2/ADC_ETR/AN2	IO	√	PA4	AN2
	TIM2_CH2, TIM2 PWM 通道 2 输出				
	ADC_ETR, ADC 外部触发输入 (重映射)				
	AN2, ADC 输入通道 2				

注释:

Main func: 管脚主要功能

Default AF: 管脚第二功能映射

2. 程序存储器




图 1.4 程序存储区地址空间

程序地址计数器 PC 为 15 位(0x0000 ~ 0x7FFF)，最多支持 32K 地址空间。芯片实现了 4K 的程序存储器 (0x0000 ~ 0x1FFF)，外加上 2 个额外的用户配置区，工厂配置区，以及 2 个信息区 INFO0/INFO1。

4K 程序存储器由 128 页组成，每页 32 个 word (1word= 14bits)，地址范围为 0x0000~0xFFF，地址超过 0xFFF 将导致回卷到 0x0000。

另外的 4 个 NVM 区分别占一个单独的页，每页 32 word，其编址从 0x8000 开始，到 0x807F 结束。

2.1. 将程序存储器当作数据存储器读取

有两种方法可访问程序存储器中的常数。第一种方法是使用 RETW 指令表。第二种方法是设置 FSR 指向程序存储器。

2.1.1. RETW 指令

RETW 指令用于提供对常数表的访问。

例 2.1 给出了创建这种表的推荐方法。

```

Constants ; example 2.1
BRW ;Add Index in W to program counter to ;select
data
RETW DATA0 ;Index0 data
RETW DATA1 ;Index1 data
RETW DATA2
RETW DATA3
my_function
    
```

BRW 指令使得这种类型的表实现起来非常简单。如果代码必须保持与前几代单片机之间的可移植性，则 BRW 指令不适用，因此必须使用较老的表读取方法。

2.1.2. 使用 FSR 间接读取

可将程序存储器当作数据存储器进行访问，方法是将 FSRxH 寄存器的 bit7 置 1 并读取与之配对的 INDFx 寄存器。MOVIW 指令会将已寻址到的字的低 8 位保存在 W 寄存器中。无法通过 INDF 寄存器执行写程序存储器操作。通过 FSR 访问程序存储器的指令需要一个额外的指令周期才能完成。例 2.2 演示了通过 FSR 访问程序存储器的过程。

```

constants ; example 2.2
RETW DATA0 ; Index0 data
RETW DATA1 ; Index1 data
RETW DATA2
RETW DATA3
my_function
;... LOTS OF CODE...
LDWI LOW constants
STR FSR1L
LDWI HIGH constants
STR FSR1H
MOVIW 0[FSR1] ; THE PROGRAM MEMORY IS IN
    
```

如果标号指向程序存储器中的单元，HIGH 伪指令将 bit<7>置 1。

3. 数据存储器

3.1. 数据存储器构成

数据存储器划分为 32 存储区，每个存储区大小为 128 个字节，每个存储区由以下部分组成：

- 12 个内核寄存器
- 最多 20 个特殊功能寄存器
- 最多 80 字节的通用 RAM
- 16 字节的共用 RAM

可通过将存储区号写入存储区选择寄存器（Bank Select Register, BSREG）来选择有效存储区。未实现的存储器将读为 0。所有的数据存储器都可以直接访问（通过使用文件寄存器的指令），或通过 2 个文件选择寄存器（FSR）间接访问。更多信息，请参见第 3.4 节“间接寻址”。

数据存储器使用一个 12 位地址。地址的高 5 位用于定义存储区地址，低 7 位用于选择该存储区中的寄存器/RAM。

存储区（页）划分：




图 3.1 存储区构成

3.1.1. 内核寄存器

内核寄存器包含直接影响 MCU 基本操作的寄存器。这些寄存器包括：

- INDF0
- INDF1
- PCL
- STATUS
- FSR0 低字节
- FSR0 高字节
- FSR1 低字节
- FSR1 高字节
- BSREG
- WREG
- PCLATH
- INTCON

注：内核寄存器位于数据存储器每个存储区的前 12 个地址单元。

3.1.2. 状态寄存器

如寄存器 3.1 所示，状态（STATUS）寄存器包含：

- ALU 的算术运算状态
- 复位状态
- 数据存储器（SRAM）的存储区选择位

和其他寄存器一样，状态寄存器也可以作为任何指令的目标寄存器。如果一条影响 Z、DC 或 C 位的指令以状态寄存器作为目标寄存器，将禁止写这三位。根据器件逻辑，这些位会被置 1 或清零。此外，也不能写 TO 和 PD 位。因此，当执行一条把状态寄存器作为目标寄存器的指令后，状态寄存器的结果可能和预想的不一樣。

例如，执行 CLRR STATUS 指令会清零该寄存器的高 3 位并将 Z 位置 1。从而使状态寄存器的值为“000uu1uu”（其中 u 表示不变）。

因此，建议仅使用 BCR、BSR、SWAPR 和 STR 指令来改变状态寄存器，因为这些指令不影响任何状态位。欲知其他不会影响任何状态位的指令，请参见“指令集汇总”。

寄存器 3.1 STATUS 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—			/TO	/PD	Z	HC	C
Reset	NA			1	1	x	x	x
Type	RO-0			RO	RO	RW	RW	RW

Bit	Name	Function
7:5	NA	未实现，读 0
4	/TO	超时标志位 1 = 在上电后，执行了CLRWDWT指令或SLEEP指令 0 = 发生了WDT 超时
3	/PD	掉电标志位 1 = 上电复位后或执行了CLRWDWT指令 0 = 执行了 SLEEP 指令
2	Z	零状态位 1 = 算术运算或逻辑运算结果为零 0 = 算术运算或逻辑运算结果不为零
1	DC	半进位/ 半借位标志位（ADDWR、ADDWI、SUBWI 和SUBWR指令） (1) 1 = 结果的第4个低位向高位发生了进位 0 = 结果的第 4 个低位未向高位发生进位
0	C	进位/借位标志位(1)（ADDWR、ADDWI、SUBWI 和SUBWR指令） (1) 1 = 结果的最高位发生了进位 0 = 结果的最高位未发生进位

注意：对于借位 C，极性是相反的。减法指令通过加上第二个操作数的二进制补码实现。对于移位指令（RRR 和 RLR），此位值来自源寄存器的最高位或最低位。

3.2. 特殊功能寄存器

特殊功能寄存器是应用程序用来控制器件中外设功能所需操作的寄存器。与外设操作有关的寄存器将在本数据手册中的相应外设章节中讲述。

3.2.1. 通用 RAM

数据存储器的每个存储区中的 GPR 最多有 80 个字节。

3.2.2. GPR 的线性访问

可以通过 FSR 以非分区方法访问通用 RAM。这可以简化对大存储器结构的访问。更多信息，请参见第 3.6.2 节“线性数据存储器”。

3.2.3. 公共 RAM

从所有存储区都可以访问 16 字节的公共 RAM。




图 3.2 存储区地址映射

3.2.4. 存储区地址映射

BANK0~BANK5

地址	BANK0	地址	BANK1	地址	BANK2	地址	BANK3	地址	BANK4	地址	BANK5
000h	INDF0	080h	INDF0	100h	INDF0	180h	INDF0	200h	INDF0	280h	INDF0
001h	INDF1	081h	INDF1	101h	INDF1	181h	INDF1	201h	INDF1	281h	INDF1
002h	PCL	082h	PCL	102h	PCL	182h	PCL	202h	PCL	282h	PCL
003h	STATUS	083h	STATUS	103h	STATUS	183h	STATUS	203h	STATUS	283h	STATUS
004h	FSR0L	084h	FSR0L	104h	FSR0L	184h	FSR0L	204h	FSR0L	284h	FSR0L
005h	FSR0H	085h	FSR0H	105h	FSR0H	185h	FSR0H	205h	FSR0H	285h	FSR0H
006h	FSR1L	086h	FSR1L	106h	FSR1L	186h	FSR1L	206h	FSR1L	286h	FSR1L
007h	FSR1H	087h	FSR1H	107h	FSR1H	187h	FSR1H	207h	FSR1H	287h	FSR1H
008h	BSREG	088h	BSREG	108h	BSREG	188h	BSREG	208h	BSREG	288h	BSREG
009h	WREG	089h	WREG	109h	WREG	189h	WREG	209h	WREG	289h	WREG
00Ah	PCLATH	08Ah	PCLATH	10Ah	PCLATH	18Ah	PCLATH	20Ah	PCLATH	28Ah	PCLATH
00Bh	INTCON	08Bh	INTCON	10Bh	INTCON	18Bh	INTCON	20Bh	INTCON	28Bh	INTCON
00Ch	PORTA	08Ch	TRISA	10Ch	LATA	18Ch	WPUA	20Ch	WPDA	28Ch	TIM1CNTRH
00Dh	PORTB	08Dh	TRISB	10Dh	LATB	18Dh	WPUB	20Dh	WPDB	28Dh	TIM1CNTRL
00Eh	PORTC	08Eh	TRISC	10Eh	LATC	18Eh	WPUC	20Eh	WPDC	28Eh	TIM1PSCRH
00Fh	—	08Fh	—	10Fh	—	18Fh	—	20Fh	—	28Fh	TIM1PSCRL
010h	—	090h	—	110h	—	190h	—	210h	—	290h	TIM1ARRH
011h	PIR1	091h	PIE1	111h	TIM4CR1	191h	EEADRL	211h	TIM1CR1	291h	TIM1ARRL
012h	—	092h	—	112h	TIM4IER	192h	EEADRH	212h	TIM1CR2	292h	TIM1RCR
013h	—	093h	—	113h	TIM4SR	193h	EEDATL	213h	TIM1SMCR	293h	TIM1CCR1H
014h	EPIF0	094h	EPIE0	114h	TIM4EGR	194h	EEDATH	214h	TIM1ETR	294h	TIM1CCR1L
015h	—	095h	CKOCON	115h	TIM4CNTR	195h	EECON1	215h	TIM1IER	295h	TIM1CCR2H
016h	—	096h	PCON	116h	TIM4PSCR	196h	EECON2	216h	TIM1SR1	296h	TIM1CCR2L
017h	—	097h	WDTCON	117h	TIM4ARR	197h	ANSELA	217h	TIM1SR2	297h	TIM1CCR3H
018h	—	098h	OSCTUNE	118h	EPS0	198h	—	218h	TIM1EGR	298h	TIM1CCR3L
019h	—	099h	OSCCON	119h	EPS1	199h	LVDCON0	219h	TIM1CCMR1	299h	TIM1CCR4H
01Ah	—	09Ah	PCKEN	11Ah	PSRC0	19Ah	PSINK0	21Ah	TIM1CCMR2	29Ah	TIM1CCR4L
01Bh	—	09Bh	ADRESL	11Bh	PSRC1	19Bh	PSINK1	21Bh	TIM1CCMR3	29Bh	TIM1BKR
01Ch	—	09Ch	ADRESH	11Ch	PSRC2	19Ch	PSINK2	21Ch	TIM1CCMR4	29Ch	TIM1DTR
01Dh	—	09Dh	ADCON0	11Dh	—	19Dh	MISC0	21Dh	TIM1CCER1	29Dh	TIM1OISR
01Eh	—	09Eh	ADCON1	11Eh	ITYPE0	19Eh	AFF0	21Eh	TIM1CCER2	29Eh	TIM2CCR3H
01Fh	ADDLY	09Fh	ADCON2	11Fh	ITYPE1	19Fh	AFF1	21Fh	ODCON0	29Fh	TIM2CCR3L
020~06F	GPR, 80B	0A0~0EF	GPR, 80B	120~16F	GPR, 80B	1A0~1EF	GPR, 80B	220~26F	GPR, 80B	2A0~2EF	GPR, 80B
070~07F	公共RAM	0F0~0FF	公共RAM	170~17F	公共RAM	1F0~1FF	公共RAM	270~27F	公共RAM	2F0~2FF	公共RAM

BANK6~BANK10

地址	BANK6	地址	BANK7	地址	BANK8	地址	BANK9	地址	BANK10	地址	BANK31
300h	INDF0	380h	INDF0	400h	INDF0	480h	INDF0	500h	INDF0	F80h	INDF0
301h	INDF1	381h	INDF1	401h	INDF1	481h	INDF1	501h	INDF1	F81h	INDF1
302h	PCL	382h	PCL	402h	PCL	482h	PCL	502h	PCL	F82h	PCL
303h	STATUS	383h	STATUS	403h	STATUS	483h	STATUS	503h	STATUS	F83h	STATUS
304h	FSR0L	384h	FSR0L	404h	FSR0L	484h	FSR0L	504h	FSR0L	F84h	FSR0L
305h	FSR0H	385h	FSR0H	405h	FSR0H	485h	FSR0H	505h	FSR0H	F85h	FSR0H
306h	FSR1L	386h	FSR1L	406h	FSR1L	486h	FSR1L	506h	FSR1L	F86h	FSR1L
307h	FSR1H	387h	FSR1H	407h	FSR1H	487h	FSR1H	507h	FSR1H	F87h	FSR1H
308h	BSREG	388h	BSREG	408h	BSREG	488h	BSREG	508h	BSREG	F88h	BSREG
309h	WREG	389h	WREG	409h	WREG	489h	WREG	509h	WREG	F89h	WREG
30Ah	PCLATH	38Ah	PCLATH	40Ah	PCLATH	48Ah	PCLATH	50Ah	PCLATH	F8Ah	PCLATH
30Bh	INTCON	38Bh	INTCON	40Bh	INTCON	48Bh	INTCON	50Bh	INTCON	F8Bh	INTCON
30Ch	TIM2CR1	38Ch	—	40Ch	—	48Ch	URDATAL	50Ch	—	F8Ch	—
30Dh	TIM2IER	38Dh	—	40Dh	—	48Dh	URDATAH	50Dh	—	F8Dh	CKAUX
30Eh	TIM2SR1	38Eh	—	40Eh	—	48Eh	URIER	50Eh	—	F8Eh	LVDCON1
30Fh	TIM2SR2	38Fh	—	40Fh	—	48Fh	URLCR	50Fh	—	F8Fh	—
310h	TIM2EGR	390h	—	410h	—	490h	URLCR_EXT	510h	—	F90h	—
311h	TIM2CCMR1	391h	—	411h	—	491h	URMCR	511h	—	F91h	—
312h	TIM2CCMR2	392h	—	412h	—	492h	URLSR	512h	—	F92h	LVDTUNE
313h	TIM2CCMR3	393h	—	413h	—	493h	URRAR	513h	—	F93h	—
314h	TIM2CCER1	394h	—	414h	—	494h	URDLL	514h	—	F94h	—
315h	TIM2CCER2	395h	—	415h	—	495h	URDLH	515h	—	F95h	—
316h	TIM2CNTRH	396h	—	416h	—	496h	URABCR	516h	—	F96h	—
317h	TIM2CNTRL	397h	—	417h	—	497h	URSYNCR	517h	—	F97h	—
318h	TIM2PSCR	398h	—	418h	—	498h	URLINCR	518h	—	F98h	—
319h	TIM2ARRH	399h	—	419h	—	499h	URSDCR0	519h	—	F99h	—
31Ah	TIM2ARRL	39Ah	—	41Ah	ADCON3	49Ah	URSDCR1	51Ah	—	F9Ah	—
31Bh	TIM2CCR1H	39Bh	—	41Bh	ADCMPLH	49Bh	URSDCR2	51Bh	—	F9Bh	—
31Ch	TIM2CCR1L	39Ch	—	41Ch	LEBCON	49Ch	URTC	51Ch	—	F9Ch	—
31Dh	TIM2CCR2H	39Dh	—	41Dh	MSCKCON	49Dh	—	51Dh	—	F9Dh	—
31Eh	TIM2CCR2L	39Eh	—	41Eh	SOSCPRL	49Eh	—	51Eh	—	F9Eh	—
31Fh	TCKSRC	39Fh	—	41Fh	SOSCPRH	49Fh	—	51Fh	—	F9Fh	—
320~32F	GPR, 16B	3A0~3AF	—	420~42F	—	4A0~4AF	—	520~52F	—	FE4~FEF	Shadow reg
330~36F	—	3B0~3EF	—	430~46F	—	4B0~4EF	—	530~56F	—	—	—
370~37F	公共RAM	3F0~3FF	公共RAM	470~47F	公共RAM	4F0~4FF	公共RAM	570~57F	公共RAM	FF0~FFF	公共RAM

3.2.5. Bank31 的影子寄存器

CPU 在进入中断时，硬件会自动把 W 寄存器，STATUS 寄存器（TO 和 PD 状态标志位除外），BSREG 寄存器，FSR 寄存器以及 PCLATH 寄存器保存到处于 bank31 的影子寄存中，在退出中断时再把它们恢复到对应的寄存器，节省软件的开销。

地址	寄存器名称
FE4h	STATUS_SHAD
FE5h	WREG_SHAD
FE6h	BSR_SHAD
FE7h	PCLATH_SHAD
FE8h	FSR0L_SHAD
FE9h	FSR0H_SHAD
FEAh	FSR1L_SHAD
FEBh	FSR1H_SHAD
FECh	—
FEDh	STKPTR
FEEh	TOSL
FEFh	TOSH

3.3. 堆栈

FT61F14x 有一个 16 级深 x15 位宽的硬件堆栈。堆栈空间不属于程序存储空间或数据存储空间的一部分。当执行 LCALL 或 LCALLW 指令或由于中断导致程序跳转时，PC 的值会被压入堆栈。当执行 RET、RETW 或 RETI 指令时，PC 值从堆栈弹出。PCLATH 的值不受压栈或出栈操作的影响。

如果 STVREN 位被编程为 0（配置字寄存器），则堆栈可作为循环缓冲区使用。这就是说在压栈 16 次后，第 17 次压栈操作会覆盖第 1 次压栈操作存储的值，而第 18 次压栈操作覆盖第 2 次压栈操作存储的值（以此类推）。不管是否使能复位，STKOVF 和 STKUNF 标志位在上溢/下溢时都会置 1。

3.3.1. 访问堆栈

可通过 TOSH、TOSL 和 STKPTR 寄存器来使用堆栈。STKPTR 是堆栈指针的当前值。TOSH:TOSL 寄存器对指向栈顶。这两个寄存器都可读写。由于 PC 的大小为 15 位，故 TOS 划分为 TOSH 和 TOSL 两部分。要访问堆栈，可调整用来定位 TOSH:TOSL 的 STKPTR 值，然后对 TOSH:TOSL 执行读/写操作。STKPTR 为 5 位，允许检测上溢和下溢。

在正常程序运行期间，LCALL、LCALLW 和中断会使 STKPTR 值递增 1，而 RETW、RET 和 RETI 会使 STKPTR 值递减 1。任何时候都可以检查 STKPTR，以查看可用堆栈空间。STKPTR 总是指向堆栈中的当前使用单元。因此，LCALL 或 LCALLW 指令会使 STKPTR 值递增 1，然后写 PC，而返回操作则会卸载 PC，然后使 STKPTR 值递减 1。

注意：在允许中断的情况下修改 STKPTR 时应谨慎。




图 3.3 软件访问堆栈

3.3.2. 上溢/下溢复位

如果配置字寄存器中的 STVREN 位编程为 1，则在压满 16 级后再执行压栈操作，或者在弹出第 1 级后再执行出栈操作，PCON 寄存器中的相应位（分别为 STKOVF 或 STKUNF）会置 1，从而使器件复位。

3.4. 间接寻址

INDFn 寄存器不是物理寄存器。任何访问INDFn 寄存器的指令，实际上都是访问由文件选择寄存器（FSR）指定的地址处的寄存器。如果 FSRn 地址指定了 2 个 INDFn 寄存器中的任何一个，执行读操作会返回 0，而写操作无法实现（尽管状态位会受影响）。可通过 FSRnH 和 FSRnL 对来创建 FSRn 寄存器值。FSR 寄存器形成的 16 位地址允许对 65536 个地址单元的空间进行寻址。

这些地址单元可划分为 3 个存储区：

- 传统数据存储器
- 线性数据存储器
- 闪存程序存储器




图 3.4 间接寻址

3.4.1. 传统数据存储器

传统数据存储器指的是从 FSR 地址 0x000 到 FSR 地址 0xFFF 的区域。此地址对应于所有 SFR、GPR 和公共寄存器的绝对地址。




图 3.5 传统数据存储器映射

3.4.2. 线性数据存储器

线性数据存储器指的是从 FSR 地址 0x2000 到 FSR 地址 0x20EF 的区域。该区域为虚拟区域，它指向所有存储区中 80 字节的 GPR 存储区块（在 FT61F14x 中，只有 Bank0~Bank2 实现了 80B 的 GPR）。

未实现的存储区读为 0x00。使用线性数据存储器区域允许缓冲区大于 80 字节，因为当 FSR 增大到超过一个存储区时，会直接转到下一个存储区的 GPR 存储器。线性数据存储器区域不包含 16 字节的公共寄存器。




图 3.6 线性数据存储器映射

3.4.3. 闪存程序存储器

要使常数的访问更为容易，可将整个闪存程序存储器映射到 FSR 地址空间的高半部分。当 FSRnH 的 MSB 置 1 时，低 15 位就是可通过 INDF 进行访问的程序存储器的地址。只有每个存储单元的低 8 位可通过 INDF 进行访问。通过 FSR/INDF 接口无法对闪存程序存储器执行写操作。所有通过 FSR/INDF 接口对闪存程序存储器进行访问的指令都需要一个额外的指令周期才能完成。




图 3.7 程序存储区映射

下图给出了 CPU 使用 FSRn 间接寻址 PROM 的时序，共占 2 个指令周期。




图 3.8 间接寻址读程序存储器

4. 复位源

有以下 7 种复位源：

- 上电复位
- 低电压复位
- 看门狗复位
- 非法指令复位
- 软件复位
- EMC 复位
- 外部管脚复位
- 堆栈溢出复位（见 3.3.2 小节）
-




图 4.1 复位框图

4.1. 上电复位

片上的 POR 电路会将芯片保持在复位状态直到 VDD 电源电压达到足够高，上电复位释放后，系统复位不会立即释放，还要等一个约 4ms 的延时，期间数字电路保持在复位状态。

4.1.1. 上电复位流程




图 4.1.1 上电复位流程图

4.2. 低电压复位

低电压复位由 $UCFG1<1:0>$ 位和 $SLVREN$ 位来控制。低电压复位就是指当电源电压低于 $VBOR$ 门限电压时所产生的复位。不过当 VDD 电压低于 $VBOR$ 不超过 T_{BOR} (4~5 个慢时钟周期) 时间时, 低电压复位可能不会发生。

如果 BOR (低电压复位) 是使能 ($UCFG1<1:0>=00$) 的, 那么最大 VDD 电压上升时间的要求就不存在。BOR 电路会将芯片控制在复位状态, 一直到 VDD 电压达到 $VBOR$ 门限电压以上。

当 $UCFG1<1:0>=10$ 时, BOR 电路关闭将由 CPU 的运行状态决定: CPU 正常工作时 BOR 电路工作, CPU 处于睡眠模式时 BOR 电路自动关闭, 这样可以方便的使系统功耗降至更低水平。




图 4.2.1 欠压复位

注意:

- 1 T_{BOR} 时间约为 122~152 μ s;
- 2 电压恢复正常之后, 内部复位不会立即释放, 而是要等约为 4ms 的时间。

4.3. 上电复位延时

复位模块内置了一个 11 位的上电复位定时器 $PWRT$ 模块, 它和 WDT 复用同一个计数器, 它为上电复位和低电压复位提供一个固定的 64ms (正常情况下) 的定时。这个定时器由内部慢时钟驱动。芯片在 $PWRT$ 溢出之前都是被保持在复位状态, 这段时间能保证 VDD 上升到足够高的电压使得系统能正常工作。

可通过系统寄存器 ($UCFG0$) 来使能。另外需要注意的是, 由于由内部慢时钟驱动, 定时的实际时间长度是随温度, 电压等条件变化而变化的, 这个时间不是一个精准参数。

4.4. 非法指令复位

当 CPU 的指令寄存器取指到非法指令（未定义的操作码）时，标志位 IERRR（PCON.4）将被置位，同时系统将进行复位。利用此功能可增加系统的抗干扰能力。

以下是非法指令汇总表：

4.5. 软件复位

增强型内核实现了一条软件复位指令，助记符为 RESET，它提供给软件执行硬件复位的方法，复位标志为 SRSTF（PCON.2）。

4.6. EMC 复位

配置区有两个冗余寄存器 DCFG0 和 DCFG1，上电复位值为 0x5A，DCFG0 在配置过程中它被位于 NVM 区的 0x8047 单元低 8 位覆盖，DCFG1 在配置过程中它被位于 NVM 区的 0x807F 单元低 8 位覆盖，如果它们的值不等于 0x5A，则 EMC 硬件检测逻辑会发出一次复位，标志位 EMCF 置 1，重启上电配置过程（读 NVM 区），直到读到正确的值为止（处于调试模式时，该功能自动禁止）。

在程序运行过程中，EMC 检测模块一直判断 DCFG0 和 DCFG1 的值，当发生某种 EMC 干扰导致其值发生变化时，（DCFG0≠0x5A 或者 DCFG1≠0x5A）也将引发 EMC 复位，重启读 NVM 区的过程。

4.7. 上电配置过程(BOOT)

发生上电复位、低电压复位后，除了固有的 4ms 复位延时外，还有一个初始化配置寄存器 UCFGx 的动作。该动作从 PROM 的保留地址读取内容写到 UCFGx，待所有配置地址读取完成后，才可以释放系统复位，如图 4.7.1 和图 4.7.2 的所示，该过程大概需要 24μs。

4.7.1. 可触发 BOOT 过程的复位源汇总

复位源	可触发 Boot	可配置/配置位
上电复位	√	NA
低电压复位	√	NA
EMC 复位	√	NA
看门狗复位	√	Y, BRSTEN
非法指令复位	√	
外部管脚复位	√	
堆栈溢出复位	-	NA

4.8. LVD 低电压侦测

除了低电压复位功能外，芯片还内置有低电压侦测功能。当电源电压低于设置的电压档位（由 LVDCON0 的 LVDL<2:0>选择）超过 T_{LVD} （4 到 5 个慢时钟周期）以上时，标志位 LVDW 将会被置 1，软件可以利用此位来监控电源电压。如果电源电压大于 LVDL 设置的电压档，该标志位会自动清除，换言之，LVDW 位不具有锁存功能。

4.8.1. 检测外部电压

除了可以监控片内 VDD 外，LVD 模块还具备检测外部电压的功能。寄存器位 LVDM 决定了 LVD 作用于 VDD 还是外部电压，当它为 1 时表示对外部管脚 ELVDx 进行监控。外部 LVD 管脚一共有 4 种选择，由寄存器 ELVDS<1:0>控制。当配置为 ELVD 功能时，管脚斯密特输入被关闭以防漏电。

注意：PC0 的外部复位功能优先级高于外部 LVD 功能，换言之，当配置为外部复位管脚时，外部 LVD 的检测是无效的，不管 ELVDS 以及 LVDM 为何值。

4.8.2. LVD 中断

除了通过轮询 LVDW 位了解低电压侦测事件外，软件还可以能过中断的方式来获得低电压的情况。当低电压侦测事件发生后，LVDIF 位自动置 1，它是一个电平触发锁存器，只能通过软件清 0，清 0 的前提是电源电压恢复到 LVDL<2:0>设置的水平以上，LVD 事件结束。

当 PEIE 和 LVDIE 被置 1 且 LVDIF 为 1 时，睡眠状态下 LVD 中断标志位还可以作为一个唤醒源，如果之前 GIE=1，则唤醒后 CPU 进入中断处理。

4.8.3. LVD 电平输出

除了使能 LVDOE 从 PA5 输出 LVD 电平外，软件还可以通过配置 LVDCON1 的 LVDOS 来改变电平输出的管脚。此外，用户也可以通过配置 LVDDEB 位来选择 LVD 电平是否需要经过内部的去抖电路输出到管脚上。




图 4.8.1 LVD 输出控制电路

4.8.4. LVDCON0 寄存器，地址 0x199

Bit	7	6	5	4	3	2	1	0
Name	SLVREN	LVDM	LVROE	LVDEN	LVDW	LVDL		
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RO	RW	RW	RW

Bit	Name	Function																	
7	SLVREN	软件控制LVR 使能位，当 UCFG1<1:0>为 01 时： 1 = 打开LVR 0 = 禁止LVR 当 UCFG1<1:0>不为 01 时，此位无实际意义 注意：发生欠压复位时，该位不会清 0。其它任何复位都可将其清 0																	
6	LVDM	LVD 模块检测电压源选择 1 = 检测外部管脚 PC0（这时如果 LV DEN 为 1，PC0 变为模拟管脚） 0 = 检测内部电压																	
5	LVROE	当 TESTEN 为 1 时 0 = PA5 为普通 IO 1 = PA5 输出 LVR 电平 当 TESTEN 为 0 时，此位无效																	
4	LV DEN	低电压侦测使能 1: 开启 LVD 侦测功能 0: 关闭 LVD 侦测功能																	
3	LV DW	低电压标志位，只读 当LVDP=0 时： 1: VDD 掉到了 LV DL[2:0]所设置的电压 0: VDD 高于 LV DL[2:0]所设置的电压 当LVDP=1 时： 1: VDD 高于 LV DL[2:0]所设置的电压 0: VDD 掉到了 LV DL[2:0]所设置的电压																	
2:0	LV DL	低电压侦测选择位 <table border="1" style="margin-left: 20px;"> <thead> <tr> <th>值</th> <th>检测电压</th> </tr> </thead> <tbody> <tr> <td>000</td> <td rowspan="2">保留</td> </tr> <tr> <td>001</td> </tr> <tr> <td>010</td> <td>2.0V</td> </tr> <tr> <td>011</td> <td>2.4V</td> </tr> <tr> <td>100</td> <td>2.8V</td> </tr> <tr> <td>101</td> <td>3.0V</td> </tr> <tr> <td>110</td> <td>3.6V</td> </tr> <tr> <td>111</td> <td>4.0V</td> </tr> </tbody> </table>	值	检测电压	000	保留	001	010	2.0V	011	2.4V	100	2.8V	101	3.0V	110	3.6V	111	4.0V
值	检测电压																		
000	保留																		
001																			
010	2.0V																		
011	2.4V																		
100	2.8V																		
101	3.0V																		
110	3.6V																		
111	4.0V																		

4.8.5. LVDCON1 寄存器，地址 0xF8E

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	LVDP	LVDEB	LVDOE	LVDOS	
Reset	—	—	—	0	1	0	0	0
Type	RO-0	RO-0	RO-0	RW	RW	RW	RW	RW

Bit	Name	Function
7:5	N/A	保留位，读 0
4	LVDP	LVDP 的极性选择，复位值为 0 1: LVDP 标志位表示 VDD 高于所设阈值 0: LVDP 标志位表示 VDD 低于所设阈值
3	LVDEB	LVD 电平输出是否经过去抖电路 1: 经过去抖电路 0: 不经过去抖电路
2	LVDOE	LVD 电平输出使能 1: 使能打开 0: 关闭
1:0	LVDOS	在 LVDOE 使能情况下，切换 LVD 电压输出电压管脚 00: PA5 01: PB5 10: PB4 11: PB3 注意: LVDOUT 优先级别最低

4.8.6. LVDTUNE 寄存器，地址 0xF92

Bit	7	6	5	4	3	2	1	0
Name	LVDCAL				—			
Reset	1	0	0	0	—			
Type	RW	RW	RW	RW	RO-0	RO-0	RO-0	RO-0

Bit	Name	Function
7:4	LVDCAL	LVD 模块的修调位，上电复位值 1000
3:0	—	—

4.9. 复位时序

4.9.1. 上电复位时序 1

禁止 PWRT，内部时钟模式




图 4.7.1 上电复位时序，使用内部时钟，PWRT 禁止

4.9.2. 上电复位时序 2

使能 PWRT，内部时钟模式




图 4.7.2 上电复位时序，使用内部时钟，PWRT 使能

4.9.3. 上电复位时序 3

使能 PWRT，晶体时钟模式，双速启动禁止




图 4.7.2 上电复位时序，使用内部时钟，PWRT 使能

4.10. 复位源标志位

以下复位事件都有对应的寄存器标志位记录，相关寄存器为 PCON，供软件查询。

- 上电复位 (PORF)
- 欠压复位 (BORF)
- RESET 指令复位 (SRSTF)
- 堆栈上溢复位 (STKOVF)
- 堆栈下溢复位 (STKUNF)
- 非法指令复位 (IERRR)
- EMC 复位 (EMCF)
- MCLR 复位 (MCLRR)

4.10.1. PCON 寄存器，地址 0x96

Bit	7	6	5	4	3	2	1	0
Name	STKOVF	STKUNF	EMCF	IERRR	/MCLRR	/SRSTF	/PORF	/BORF
POR val.	0	0	0	0	1	1	0	1
BOR val.	0	0	0	0	1	1	1	0
Other rst.	Q	Q	Q	Q	Q	Q	U	U
Type	RW-0	RW-0	RW-0	RW-0	RW-1	RW-1	RW-1	RW-1

符号解释：

Q: 取决于所发生的复位

U: 保持不变

RW-0: 软件只能写 0，不能写 1，只能由相关硬件事件置 1

RW-1: 软件只能写 1，不能写 0，只能由相关硬件事件清 0

Bit	Name	Function
7	STKOVF	堆栈上溢标志位，高有效 0: 未发生堆栈上溢，或该位由软件清 0 1: 发生了堆栈上溢
6	STKUNF	堆栈下溢标志位，高有效 0: 未发生堆栈下溢，或该位由软件清 0 1: 发生了堆栈下溢
5	EMCF	EMC 复位标志，高有效 0: 未发生EMC 复位或由软件清 0 1: 发生了EMC 复位复位
4	IERRR	非法指令复位标志，高有效 0: 未发生非法指令复位或由软件清 0 1: 发生了非法指令复位复位
3	/MCLRR	外部复位标志，低有效 0: 发生了 MCLR 复位 1: 未发生 MCLR 复位或由软件置 1
2	/SRSTF	软件复位标志，低有效 0: 执行了 RESET 指令 1: 未执行 RESET 指令，或由软件置 1
1	/PORF	上电复位标志，低有效 0: 发生了上电复位 1: 没发生上电复位或者由软件置 1 PORF 在上电复位后值为 0，此后软件应该将其置 1
0	/BORF	低电压复位标志，低有效 0: 发生了低电压复位 1: 没发生低电压复位或者由软件置 1 /BOR 在上电复位后其值不确定，必须由软件置 1。发生后续复位后，通过查询此位来确定是否低电压复位

4.11. 配置寄存器汇总

4.11.1. UCFG0, PROM 地址 0x8000

Bit	7	6	5	4	3	2	1	0
Name	STVREN	CPB	MCLRE	PWRTEB	WDTE	FOSC		
POR val.	1	1	0	1	0	111		

位	名称	描述
7	STVREN	堆栈上/下溢出复位使能 1: 堆栈上溢或下溢时产生复位 0: 堆栈上溢或下溢时不复位
6	CPB	Flash 全区域 (4K words) 保护设置 1: 不对 Flash 进行全区域保护 0: 启用 Flash 全区域保护, 除了 CPU 取指, CPU 或外部串口皆读返回 0 注意: 此位只能由 1 改写为 0, 而不能由 0 改写为 1。由 0 改写成 1 的唯一方法是进行一次包括 USER_OPT 在内的片擦操作, 并且重新上电后 CPB 才变为 1
5	MCLRE	1: PC0/MCLR 为复位脚功能 0: PC0/MCLR 脚为 GPIO
4	PWRTEB	1: PWRT 禁止 0: PWRT 使能
3	WDTE	1: WDT 使能, 程序不能禁止 0: WDT 禁止, 但程序可通过设置 WDTCON 的 SWDTEN 位将 WDT 使能
2:0	FOSC	000: LP 低速晶振模式, PC1/PB7 接低速晶体 001: XT 高速晶振模式, PC1/PB7 接高速晶体 010: 外部时钟模式, PB7 为IO 功能, PC1 接时钟输入 其它: INTOSCIO 模式, PC1 和 PB7 皆为 GPIO 引脚

4.11.2. UCFG1, PROM 地址 0x8001

Bit	7	6	5	4	3	2	1	0
Name	OSTPER		TSEL		IESO	FSCMEN	LVREN	
POR val.	0	1	2'b11		1	1	2'b11	

位	名称	描述
7:6	OSTPER	OST 定时器周期选择 00: 512 01: 1024(default) 10: 2048 11: 4096 (LP 模式时为 32768)
5:4	TSEL	指令周期选择位 00, 01: 保留 10: 2T 11: 4T
3	IESO	双速时钟使能 1: 使能双速时钟模式 0: 禁止双速时钟模式
2	FSCMEN	时钟故障监视使能 (当使用 EC 或者 XT、LP 模式时) 1: 使能时钟故障监视 0: 禁止时钟故障监视
1:0	LVREN	低电压复位选择 00: 使能低电压复位 01: LVR 由 LVDCON0 的 SLVREN 决定 10: MCU 正常模式时开启 LVR, 睡眠模式时关闭 LVR, 跟 SLVREN 位无关 11: 禁止低电压复位

4.11.3. UCFG2, PROM 地址 0x8002

Bit	7	6	5	4	3	2	1	0
Name	UDMY3	UDMY2	UDMY1	UDMY0	LVRS[3:0]			
POR val.	0	0	1	1	4'b0000			


位	名称	描述																										
7:4	UDMYx	保留位，无实际意义																										
3:0	LVRS[3:0]	低电压复位阈值选择																										
		<table border="1"> <thead> <tr> <th>数</th> <th>电压</th> </tr> </thead> <tbody> <tr><td>1010</td><td rowspan="10">保留</td></tr> <tr><td>1011</td></tr> <tr><td>1100</td></tr> <tr><td>1101</td></tr> <tr><td>1110</td></tr> <tr><td>1111</td></tr> <tr><td>0000</td></tr> <tr><td>0001</td></tr> <tr><td>0010</td></tr> <tr><td>0011</td><td>2.0V</td></tr> <tr><td>0100</td><td>2.2V</td></tr> <tr><td>0101</td><td>2.5V</td></tr> <tr><td>0110</td><td>2.8V</td></tr> <tr><td>0111</td><td>3.1V</td></tr> <tr><td>1000</td><td>3.6V</td></tr> <tr><td>1001</td><td>4.1V</td></tr> </tbody> </table>	数	电压	1010	保留	1011	1100	1101	1110	1111	0000	0001	0010	0011	2.0V	0100	2.2V	0101	2.5V	0110	2.8V	0111	3.1V	1000	3.6V	1001	4.1V
		数	电压																									
		1010	保留																									
		1011																										
		1100																										
		1101																										
		1110																										
		1111																										
		0000																										
		0001																										
		0010																										
		0011		2.0V																								
		0100	2.2V																									
		0101	2.5V																									
		0110	2.8V																									
0111	3.1V																											
1000	3.6V																											
1001	4.1V																											

4.11.4. UCFG3, PROM 地址 0x8003

Bit	7	6	5	4	3	2	1	0
Name	—				FSECPB0			
POR val.	—	—	—	—	1	1	1	1

位	名称	描述
3:0	FSECPB0	Flash 扇区保护设置，低有效 主程序区的 4K words 分成 4 个扇区，每扇区大小 1K words Bitx: 0: 扇区 x 被保护，软件和串口皆不能读，编程，页擦除（64 words） 1: 扇区 x 不被保护，软件和串口可自由读，编程，页擦除（64words）

5. 时钟源



5.1 系统时钟源框图

时钟源包含 4 个时钟源：2 个内置振荡器，1 个外部晶体振荡器，1 个外部时钟灌入源。内置振荡器包括 1 个内部 16M 高速精准振荡器(HIRC)，1 个内部 32K/256K(LIRC)低速低功耗振荡器。这些时钟或振荡器结合预分频器可以给系统提供各种频率的时钟源。同时内部高速振荡器可以通过 OSCTUNE 寄存器对振荡器的频率进行调节校准。

5.1. 时钟源模式

时钟源模式分为外部和内部模式。

外部时钟模式依靠外部电路提供时钟源，比如外部时钟 EC 模式，晶体谐振器 XT、LP 模式。

内部时钟模式内置于振荡器模块中，振荡器模块有 16MHz 高频振荡器和 32KHz 低频振荡器。可通过 OSCCON 寄存器的系统时钟选择位 (SCS) 来选择内部高速或者外部时钟源。

5.2. 外部时钟模式

5.2.1. 振荡器起振定时器（OST）

如果振荡器模块配置为 LP、XT 模式，振荡器起振定时器（OST）根据配置字 OSTPER<1:0>对来自 OSC1 的振荡计数。用户可以根据不同应用要求，通过设置 OSTPER 位调节 OST 计数的次数。这发生在上电复位（POR）之后或上电延时定时器（PWRT）延时结束（如果被使能）时，或从休眠中唤醒后，或故障保护条件清除后。在此期间，程序计数器不递增，程序执行暂停。OST 确保使用石英晶体谐振器或陶瓷谐振器的振荡器电路已经启动并向振荡器模块提供稳定的系统时钟信号。当在时钟源之间切换时，需要一定的延时以使新时钟稳定。

注意：OST 复用了 WDT 定时器，故在 OST 对晶体时钟计数时，WDT 功能被屏蔽，待 OST 发生溢出后，WDT 功能才恢复（如果此前 WDT 被使能的话）。当系统时钟切换到 LP 或者 XT 模式时，看门狗计数器会被清零。

5.2.2. EC 模式

外部时钟模式允许外部产生的逻辑电平作为系统时钟源。工作在此模式下时，外部时钟源连接到 OSC1 输入，OSC2 引脚可用作通用 I/O。

当选取 EC 模式时，振荡器起振定时器（OST）被禁止。因此，上电复位（POR）后或者从休眠中唤醒后的操作不存在延时。MCU 被唤醒后再次启动外部时钟，器件恢复工作，就好像没有停止过一样。

5.2.3. LP 和 XT 模式

LP 和 XT 模式支持连接到 OSC1 和 OSC2 的石英晶体谐振器或陶瓷谐振器，模式选择内部反相放大器的低或高增益设定，以支持各种谐振器类型及速度。

LP 振荡器模式选择内部反相放大器的最低增益设定。该模式设计仅用于驱动 32.768 kHz 音叉式晶振（钟表晶振）。

XT 振荡器模式选择内部反相放大器的高增益设定。

5.2.4. 内部时钟模式

振荡器模块有两个独立的内部振荡器，可配置或选取为系统时钟源。

1. HIRC（高频内部振荡器）出厂时已校准，工作频率为 16MHz。
2. LIRC（低频内部振荡器）未经校准，工作频率为 32 kHz。软件对 OSCCON 寄存器的系统时钟选择位 MCKCF<3:0>进行写操作，可选择系统时钟速度。

可通过 OSCCON 寄存器的系统时钟选择（SCS）位，在外部或内部高速时钟源之间选择系统时钟。

注意：OSCCON 寄存器的 LFMOD 可以选择 LIRC 是 32KHz 或者 256KHz，但看门狗固定使用 32KHz，不管 LFMOD 为何值。

5.2.5. 频率选择位（MCKCF）

外部晶体时钟，16MHz HIRC 和 32KHz LIRC 的输出连接到预分频器和多路复用器（见图 5.1）。OSCCON 寄存器的内部振荡器频率选择位 MCKCF<3:0>用于选择不同的分频输出。可通过软件选择以下各分频比或频率：

- 1:1
- 1:2
- 1:4
- 1:8（复位后的缺省值）
- 1:16
- 1:32
- 1:64
- 1:128
- 32 kHz（LIRC）

5.2.6. HIRC 和 LIRC 时钟切换时序

当在 LIRC 和 HIRC 之间切换时，新的振荡器可能为了省电已经关闭（见图 5.2 和图 5.3）。在这种情况下，OSCCON 寄存器的 MCKCF 位被修改之后、频率选择生效之前，存在一个延时。OSCCON 寄存器的 LTS 和 HTS 位将反映 LIRC 和 HIRC 振荡器的当前活动状态。频率选择时序如下：

1. OSCCON 寄存器的 MCKCF<3:0>位被修改
2. 如果新时钟是关闭的，会有一个时钟的启动延时
3. 时钟切换电路等待当前时钟的 2 个下降沿的到来
4. CLKOUT 保持为低，时钟切换电路等待两个新时钟下降沿的到来
5. 现在 CLKOUT 连接到新时钟。OSCCON 寄存器的 HTS 和 LTS 位被更新
6. 时钟切换完成




图 5.2 由慢时钟切换到快时钟




图 5.3 由快时钟切换到慢时钟

5.2.7. HIRC 时钟特殊功能

FT61F14X 内建了一个振荡频率可调的高精度 HIRC 作为系统时钟，出厂时被精确地调校至 16MHz@5V/25℃，用户可以通过编程器的 Code Option 校准系统时钟。校准过程是过滤掉制程上的偏差对精度造成的影响。此 HIRC 受工作的环境温度和工作电压影响会有一些的漂移，对于压漂（4.5V~5.5V）以及（-20℃~85℃）的温漂一般状况会在±1%以内。

FT61F14X 有一个特殊的功能：用户可修改 OSCTUNE 的值来对 HIRC 频率作调整。

OSCTUNE 的值确保 HIRC 在上电后 HIRC 准确工作在 16MHz。此数值的初始值每颗 IC 都会有差异。初始值为 OSCTUNE[s]，此时芯片工作在 16MHz，每改变 1 个 LSb 则 HIRC 频率变化约为 40kHz。OSCTUNE[7:0]和 HIRC 输出的关系如下：

OSCTUNE[7:0]值	HIRC 实际输出频率（16M 为例），单位 kHz
OSCTUNE[s]-n	(16000-n*40)
.....
OSCTUNE[s]-2	16000-2*40=15920
OSCTUNE[s]-1	16000-1*40=15960
OSCTUNE[s]	16000
OSCTUNE[s]+1	16000+1*40=16040
OSCTUNE[s]+2	16000+2*40=16080
.....
OSCTUNE[s]+n	(16000+n*40)

5.3. 时钟切换

通过软件对 OSCCON 寄存器的系统时钟选择 (SCS) 位进行操作, 可将系统时钟源在外部和内部高速时钟源之间切换。

5.3.1. 系统时钟选择 (SCS) 位

OSCCON 寄存器的系统时钟选择 (SCS) 位选择用于 CPU 和外设的系统时钟源。

OSCCON 寄存器的位 SCS = 0 时, 系统时钟源由配置字寄存器 (UCFG0) 中 FOSC<2:0>位的配置决定。

OSCCON 寄存器的位 SCS = 1 时, 忽略 FOSC<2:0>位, 根据 OSCCON 寄存器的 MCKCF<3:0>位决定系统时钟源: HIRC 的分频时钟或者 32k 时钟。

注:

1. 任何由硬件引起的时钟切换 (可能产生自双速启动或故障保护时钟监控器) 都不会更新 OSCCON 寄存器的 SCS 位。用户应该监控 OSCCON 寄存器的 OSTS 位以确定当前的系统时钟源;
2. 当 MCKCF<3:0>等于 0 时, 无论 SCS 为何值, 系统时钟都选择内部慢时钟。

5.3.2. 振荡器起振超时状态 (OSTS) 位

OSCCON 寄存器的振荡器起振超时状态 (OSTS) 位用于指示系统时钟是来自外部时钟源, 还是来自内部时钟源。外部时钟源由配置字寄存器 (UCFG0) 的 FOSC<2:0>定义。OSTS 还特别指明在 LP 或 XT 模式下, 振荡器起振定时器 (OST) 是否已超时。

5.3.3. 双速时钟启动模式

双速启动模式通过最大限度地缩短外部振荡器起振与代码执行之间的延时, 进一步节省了功耗。对于频繁使用休眠模式的应用, 双速启动模式将在器件唤醒后除去外部振荡器的起振时间, 从而可降低器件的总体功耗。该模式使得应用能够从休眠中唤醒, 将 INTOSC 用作时钟源执行数条指令, 然后再返回休眠状态而无需等待主振荡器的稳定。

注: 执行 SLEEP 指令将中止振荡器起振时间, 并使 OSCCON 寄存器的 OSTS 位保持清零。

当振荡器模块配置为 LP 或 XT 模式时, 振荡器起振定时器 (OST) 使能 (见第 5.2.1 节“振荡器起振定时器”)。OST 将暂停程序执行, 直到完成配置字 OSTPER<1:0>位要求的计数次数。双速启动模式在 OST 计数时使用内部振荡器进行工作, 使代码执行的延时最大限度地缩短。当 OST 计数到 OSTPER<1:0>位要求的计数次数且 OSCCON 寄存器的 OSTS 位置 1 时, 程序执行切换至外部振荡器。

注:

1. 系统时钟配置为外部晶振模式时, 同时使能了双速模式, 在 OST 未计数到 OSTPER 要求的数值时, CLRWDT 指令不能清除看门狗计数器, 也就是说此时 OST 计数不能被中断;
2. 系统时钟配置为外部晶振模式时, 同时使能了双速模式, 在 OST 未计数到 OSTPER 要求的数值时, 执行 SLEEP 指令时, 看门狗计数器被清零, 此时的 OST 计数被清零。

5.3.4. 双速启动模式配置

通过以下设定来配置双速启动模式：

- 配置字寄存器（UCFG1）中的位 IESO = 1；内部/外部切换位（使能双速启动模式）
- OSCCON 寄存器的位 SCS = 0
- 配置字寄存器（UCFG0）中的 FOSC<2:0>配置为 LP 或 XT 模式

在下列操作之后，进入双速启动模式：

- 上电复位（POR）且上电延时定时器（PWRT）
- 延时结束（使能时）后，或者从休眠状态唤醒

如果外部时钟振荡器配置为除 LP 或 XT 模式以外的任一模式，那么双速启动将被禁止。这是因为 POR 后或从休眠中退出时，外部时钟振荡器不需要稳定时间。

5.3.5. 双速启动顺序

1. 从上电复位或休眠中唤醒
2. 使用内部振荡器以 OSCCON 寄存器的 MCKCF<3:0>位设置的频率开始执行指令
3. OST 使能，计数 OSTPER<1:0>位要求的计数次数
4. OST 超时，等待内部振荡器下降沿的到来
5. OSTS 置 1
6. 系统时钟保持为低，直到新时钟下一个下降沿的到来（LP 或 XT 模式）
7. 系统时钟切换到外部时钟源

5.3.6. 故障保护时钟监控器

故障保护时钟监控器（FSCM）使得器件在出现外部振荡器故障时仍能继续工作。FSCM 能在振荡器起振延时定时器（OST）到期后的任一时刻检测振荡器故障。FSCM 通过将配置字寄存器（UCFG1）中的 FSCMEN 位置 1 来使能。FSCM 可用于所有外部振荡模式（LP、XT 和 EC）。




图 5.4 FSCM 原理框图

5.3.7. 故障保护检测

FSCM 模块通过将外部振荡器与 FSCM 采样时钟比较来检测振荡器故障。LIRC 除以 64，就产生了采样时钟。请参见图 5.4。故障检测器内部有一个锁存器。在外部时钟的每个下降沿，锁存器被置 1。在采样时钟的每个上升沿，锁存器被清零。如果采样时钟的整个半周期流逝而主时钟依然未进入低电平，就检测到故障。

5.3.8. 故障保护操作

当外部时钟出现故障时，FSCM 将器件时钟切换到内部时钟源，并将 PIR1 寄存器的 OSFIF 标志位置 1。如果在 PIR1 寄存器的 OSFIE 位置 1 的同时将该标志位置 1，将产生中断。固件随后会采取措施减轻可能由故障时钟所产生的问题。系统时钟将继续来自内部时钟源，直到器件固件成功重启外部振荡器并切换回外部操作。

FSCM 所选的内部时钟源由 OSCCON 寄存器的 MCKCF<3:0>位决定。这使内部振荡器可以在故障发生前就得以配置。

5.3.9. 故障保护条件清除

复位、执行 SLEEP 指令或翻转 OSCCON 寄存器的 SCS 位后，故障保护条件被清除。OSCCON 寄存器的 SCS 位被修改后，OST 将重新启动。OST 运行时，器件继续从 OSCCON 中选定的 INTOSC 进行操作。OST 超时后，故障保护条件被清除，器件将从外部时钟源进行操作。必须先清除故障保护条件，才能清零 OSFIF 标志位。

5.3.10. 复位或从休眠中唤醒

FSCM 设计为能在振荡器起振延时定时器（OST）到期后的任一时刻检测振荡器故障。OST 的使用场合为从休眠状态唤醒后以及任何类型的复位后。OST 不能在 EC 时钟模式下使用，所以一旦复位或唤醒完成，FSCM 就处于激活状态。当 FSCM 被使能时，双速启动也被使能。因此，当 OST 运行时，器件总是处于代码执行阶段。

注：由于振荡器起振时间的范围变化较大，在振荡器起振期间（从复位或休眠中退出时），故障保护电路不处于激活状态。经过一段适当的时间后，用户应检查 OSCCON 寄存器的 OSTS 位，以验证振荡器是否已成功起振以及系统时钟是否切换成功。

5.4. 外设时钟门控

关闭未使用外设的时钟可降低功耗。外设的时钟门控模式可以对以下外设的时钟随时打开或者关闭：

- ADC
- USART
- TIM1/2/4

系统复位后，所有的外设时钟均处于关闭的状态。用户可以通过配置 **PCKEN** 寄存器对应的位来打开相应的外设时钟。但是如果需要禁止某个外设，必须在其时钟被停止之前进行。

如果要使能某个外设，则需要先使能对应外设的时钟，然后再使能对应外设。外设时钟控制只是控制其模块的系统时钟。

TIM1/2/4 计数时钟也受 **PCKEN** 寄存器控制，当 **PCKEN** 寄存器对应的位置 1 时，则 timer 的计数时钟和寄存器操作时钟同时打开。

注意：

1. 在睡眠模式下，当 **SYSON=1** 时，无论 TIM1/2 的时钟源是否为系统时钟，其时钟源都会打开；当 **SYSON=0** 时，TIM1/2 时钟源关闭。
2. ADC 的转换时钟源打开或者关闭与系统进入睡眠模式无关。
3. 慢时钟测量时，慢时钟的打开与关闭也与系统时钟进入睡眠模式无关。

5.5. 时钟输出

可以将芯片内部的时钟源输出到芯片的 **CLKO** 管脚上，可以选择以下几种时钟源输出：

- 系统时钟
- 内部高速时钟
- XT 晶振时钟
- LP 晶振时钟
- 外部时钟
- 内部慢时钟
- TIM1/TIM2 时钟

这些时钟的输出选择和输出控制位于 **CKOCON** 寄存器。当时钟正在输出时，**CCOBSY** 被硬件置 1，如果 **CCOBSY** 被置为 1，则 **CCOSEL** 位处于保护状态，不能被写入。

当输出某个时钟时，对应的时钟源也同时被打开。通过清零 **CCOEN** 位禁止时钟的输出。时钟输出关闭动作完成之后，**CCOBSY** 位才能被硬件清零。

注意：

1. 在睡眠模式下，**CCO** 的输出与 **SYSON** 相关，当 **SYSON=1** 时，**CCO** 继续输出进入睡眠之前所选的时钟；当 **SYSON=0** 时，**CCO** 暂停输出时钟，当系统退出睡眠状态后，继续输出所选时钟；
2. 当系统时钟为 XT 模式时，即使输出时钟选择了 LP 时钟，输出时钟也是 XT 时钟；
3. 当系统时钟为 LP 模式时，即使输出时钟选择了 XT 时钟，输出时钟也是 LP 时钟；
4. 当 **FOSC<2:0>** 选择为内部时钟源时，输出时钟选择了 LP、XT 或者 EC 时钟，输出时钟端口则不会输出时钟；

5.5.1. 时钟输出注意

MCU 处于工作模式时，被选择为时钟输出的时钟源将自动使能，例如当前系统时钟为 HSI，时钟输出选择为 XT 晶振时钟且 CCOEN 为 1，则对应的 XT 晶振电路打开，相关管脚也变成 OSC1, OSC2 功能。

UCFG0 配置选项的优先级要高于 CKOCON 寄存器的优先级，例如配置选项选择 XT 作为系统时钟，时钟输出配置 LP 或 EC 是不起作用的，反之亦然。

时钟可以选择在 PB1 或者 PA7 输出，由寄存器 CKAUX.CLKOS 位控制。跟普通寄存器不一样，该寄存器的写需要执行以下步骤，否则无法写入：

1. 对 EECON1.CFGS 置 1；
2. 往 CKAUX 写入目标值；
3. 对 EECON1.CFGS 清 0；

5.6. 与时钟源相关寄存器汇总

名称	地址	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0	复位值
UCFG0	0x8000	—	CPB	MCLRE	PWRTEB	WDTE	FOSC2	FOSC1	FOSC0	-qqq qqqq
CKAUX	0xF8D	—	—	—	—	—	—	CLKOS	—	---- --1-
OSCTUNE	0x98	TUN[7:0]								0110 1000
OSCCON	0x99	MCKCF[3:0]				OSTS	HTS	LTS	SCS	0011 0000
PCKEN	0x9A	—	—	UARTEN	—	TIM4EN	TIM2EN	TIM1EN	ADCEN	--0- 0000
CKOCON	0x95	SYSON	CCOBSY	DTYSEL[1:0]		CCOSEL[2:0]			CCOEN	0010 0000
TCKSRC	0x31F	LFMOD	T2CKSRC[3:0]			—	T1CKSRC[3:0]			0000 -000

5.6.1. CKAUX 寄存器，地址 0xF8D

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	CLKOS	—
Reset	—	—	—	—	—	—	1	—
TYPE	RO.0	RO.0	RO.0	RO.0	RO.0	RO.0	RW	RO.0

Bit	Name	Function
7:2	N/A	保留位，读 0
1	CLKOS	时钟输出选择 0: 时钟从PA7 口输出 1: 时钟从PB1 口输出
0	N/A	保留位，读 0

注意：该寄存器写之前需要把 EECON1.CFGS 置 1。

5.6.2. OSCCON 寄存器，地址 0x99

Bit	7	6	5	4	3	2	1	0
Name	MCKCF[3:0]				OSTS	HTS	LTS	SCS
Reset	4'b0011				0	0	0	0
TYPE	RW				RO	RO	RO	RW

Bit	Name	Function																				
7:4	MCKCF[3:0]	主时钟（系统时钟）分频比选择 <table border="1" style="margin-left: 20px;"> <thead> <tr> <th>值</th> <th>分频比或 LIRC 选择</th> </tr> </thead> <tbody> <tr><td>0111</td><td>1:1</td></tr> <tr><td>0110</td><td>1:2</td></tr> <tr><td>0101</td><td>1:4</td></tr> <tr><td>0100</td><td>1:8</td></tr> <tr><td>0011</td><td>1:16(default)</td></tr> <tr><td>0010</td><td>1:32</td></tr> <tr><td>0001</td><td>1:64</td></tr> <tr><td>1xx</td><td>1:128</td></tr> <tr><td>0000</td><td>32kHz(LIRC)</td></tr> </tbody> </table>	值	分频比或 LIRC 选择	0111	1:1	0110	1:2	0101	1:4	0100	1:8	0011	1:16(default)	0010	1:32	0001	1:64	1xx	1:128	0000	32kHz(LIRC)
值	分频比或 LIRC 选择																					
0111	1:1																					
0110	1:2																					
0101	1:4																					
0100	1:8																					
0011	1:16(default)																					
0010	1:32																					
0001	1:64																					
1xx	1:128																					
0000	32kHz(LIRC)																					
3	OSTS	振荡器起振超时状态位 1 = 器件运行在 FOSC<2:0>指定的外部时钟之下 0 = 器件运行在内部振荡器之下																				
2	HTS	高速内部时钟状态 1 = HIRC is ready 0 = HIRC is not ready																				
1	LTS	低速内部时钟状态 1 = LIRC is ready 0 = LIRC is not ready																				
0	SCS	系统时钟选择位 1 = 系统时钟选择为内部振荡器 0 = 时钟源由 FOSC<2:0>决定																				

5.6.3. OSCTUNE 寄存器，地址 0x98

Bit	7	6	5	4	3	2	1	0
Name	TUN[7:0]							
Reset	8'bxxxx_xxxx							
TYPE	RW	RW	RW	RW	RW	RW	RW	RW

Bit	Name	Function
7:0	TUN[7:0]	内部高速时钟频率调节位，见HIRC时钟特殊功能

5.6.4. PCKEN 寄存器，地址 0x9A

Bit	7	6	5	4	3	2	1	0
Name	—	—	UARTEN	—	TIM4EN	TIM2EN	TIM1EN	ADCEN
Reset	—	—	0	—	0	0	0	0
TYPE	RO.0	RW	RW	RO.0	RW	RW	RW	RW

Bit	Name	Function
7	—	—
6	—	—
5	UARTEN	USART 模块时钟使能位： 1 = 打开时钟 0 = 关闭时钟
4	—	—
3	TIM4EN	TIM4 模块时钟使能位： 1 = 打开时钟 0 = 关闭时钟
2	TIM2EN	TIM2 模块时钟使能位： 1 = 打开时钟 0 = 关闭时钟
1	TIM1EN	TIM1 模块时钟使能位： 1 = 打开时钟 0 = 关闭时钟
0	ADCEN	ADC 模块时钟使能位： 1 = 打开时钟 0 = 关闭时钟

5.6.5. CKOCON 寄存器，地址 0x95

Bit	7	6	5	4	3	2	1	0
Name	SYSON	CCORDY	DTYSEL		CCOSEL[2:0]			CCOEN
Reset	0	0	1	0	0	0	0	0
TYPE	RW	RO	RW	RW	RW	RW	RW	RW

Bit	Name	Function
7	SYSON	睡眠状态下的系统时钟控制位 1 = 睡眠状态下，系统时钟保持运行 0 = 睡眠状态下，系统时钟关闭
6	CCORDY	时钟输出标志位，只读 1 = 时钟正在输出 0 = 时钟未输出
5:4	DTYSEL	TIM1/TIM2 倍频时钟占空比调节位 00: 2ns 延迟 01: 3ns 延迟 10: 4ns 延迟(default) 11: 7ns 延迟
3:1	CCOSEL[2:0]	输出时钟选择位： 000: MCLK/系统时钟 001: HIRC 010: LIRC 011: XT 100: T1CK 101: T2CK 110: LP 111: EC
0	CCOEN	时钟输出使能位： 1 = 使能时钟输出 0 = 禁止时钟输出

5.6.6. TCKSRC 寄存器，地址 0x31F

Bit	7	6	5	4	3	2	1	0
Name	LFMOD	T2CKSRC			—	T1CKSRC		
Reset	0	0	0	0	—	0	0	0
TYPE	RW	RW	RW	RW	RO-0	RW	RW	RW

Bit	Name	Function																		
7	LFMOD	低频内振模式： 1 = 256K 振荡频率模式 0 = 32K 振荡频率模式																		
6:4	T2CKSRC	TIM2 时钟源选择位 <table border="1" style="margin-left: 20px;"> <thead> <tr> <th>值</th> <th>时钟源</th> </tr> </thead> <tbody> <tr> <td></td> <td>系统时钟/主时钟</td> </tr> <tr> <td>1</td> <td>HIRC</td> </tr> <tr> <td>2</td> <td>XT 时钟/外部时钟</td> </tr> <tr> <td>3</td> <td>HIRC 的 2 倍频</td> </tr> <tr> <td>4</td> <td>XT 时钟/外部时钟的 2 倍频</td> </tr> <tr> <td>5</td> <td>LIRC</td> </tr> <tr> <td>6</td> <td>LP 时钟/外部时钟</td> </tr> <tr> <td>7</td> <td>LP 时钟/外部时钟的 2 倍频</td> </tr> </tbody> </table>	值	时钟源		系统时钟/主时钟	1	HIRC	2	XT 时钟/外部时钟	3	HIRC 的 2 倍频	4	XT 时钟/外部时钟的 2 倍频	5	LIRC	6	LP 时钟/外部时钟	7	LP 时钟/外部时钟的 2 倍频
值	时钟源																			
	系统时钟/主时钟																			
1	HIRC																			
2	XT 时钟/外部时钟																			
3	HIRC 的 2 倍频																			
4	XT 时钟/外部时钟的 2 倍频																			
5	LIRC																			
6	LP 时钟/外部时钟																			
7	LP 时钟/外部时钟的 2 倍频																			
3	N/A	保留位，读 0																		
2:0	T1CKSRC	TIM1 时钟源选择位 <table border="1" style="margin-left: 20px;"> <thead> <tr> <th>值</th> <th>时钟源</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>系统时钟/主时钟</td> </tr> <tr> <td>1</td> <td>HIRC</td> </tr> <tr> <td>2</td> <td>XT 时钟/外部时钟</td> </tr> <tr> <td>3</td> <td>HIRC 的 2 倍频</td> </tr> <tr> <td>4</td> <td>XT 时钟/外部时钟的 2 倍频</td> </tr> <tr> <td>5</td> <td>LIRC</td> </tr> <tr> <td>6</td> <td>LP 时钟/外部时钟</td> </tr> <tr> <td>7</td> <td>LP 时钟/外部时钟的 2 倍频</td> </tr> </tbody> </table>	值	时钟源	0	系统时钟/主时钟	1	HIRC	2	XT 时钟/外部时钟	3	HIRC 的 2 倍频	4	XT 时钟/外部时钟的 2 倍频	5	LIRC	6	LP 时钟/外部时钟	7	LP 时钟/外部时钟的 2 倍频
值	时钟源																			
0	系统时钟/主时钟																			
1	HIRC																			
2	XT 时钟/外部时钟																			
3	HIRC 的 2 倍频																			
4	XT 时钟/外部时钟的 2 倍频																			
5	LIRC																			
6	LP 时钟/外部时钟																			
7	LP 时钟/外部时钟的 2 倍频																			

注意：

- 1 当系统时钟配置选项选择 XT 模式时，TIMx 时钟源就不能选择 LP 或者 LP 的 2 倍频；
- 2 同样地，当系统时钟配置为 LP 模式时，TIMx 时钟源就不能选择 XT 或者 XT 的 2 倍频；
- 3 当 FOSC<2:0>配置为内部时钟时，TIMx 时钟源被配置为 LP、XT 或者 EC 时钟源，此时 TIMx 无时钟源输入；

6. 中断




图 6.1 中断逻辑框图

FT61F14x 有以下中断源，部分中断可以把 CPU 从睡眠状态唤醒：

- 外部管脚中断
- ADC 中断
- LVD 中断
- EEPROM 写完成中断
- 慢时钟测量完成中断
- 时钟缺失中断
- TIMx 中断
- USART 中断

6.1. 中断的使能

由图 6.1 可以看出，要想使用中断，除了该中断的相关使能位（xxxIE）需要置 1 外，总中断开关（GIE）也需要打开。

ADC，慢时钟测量，TIMx，外部管脚，USART 模块被归类了外设中断，除了其自身的中断使能要打开外，另外一个外设总中断开关 PEIE 也需要置 1。

另外，各中断标志位的置起并跟中断使能位无关。

6.2. 中断的响应时间

中断响应延时定义为从发生中断事件到开始执行中断向量处的代码所需要的时间。正常情况下（即不是处于 EEPROM 或 FLASH 的写周期），同步中断的响应延时为 3 或 4 个指令周期。对于异步中断，响应延时为 3 至 5 个指令周期，具体取决于中断发生的时间和正在执行的指令。

6.3. 睡眠下的中断

由于睡眠状态下系统时钟被关闭，部分使用系统时钟作为时钟的外设将停止工作。可以将 CPU 唤醒的中断源有：

- 外部管脚中断
- EEPROM 写完成中断
- LVD 中断
- TIMx 中断（使用慢时钟时）
- ADC 中断

需要注意的是，唤醒 CPU 并不要求 GIE 使能。GIE 为 0 时，CPU 唤醒后将执行 SLEEP 指令后面的代码，而非中断向量。

当 CKOCON.SYSON 为 1 时，系统时钟保持运行，所以其它直接使用系统时钟的外设也可以把 CPU 唤醒，换言之，在这种条件下，所有中断都能唤醒 CPU。

6.4. 现场保护

进入中断时，中断控制单元将返回的 PC 地址保存在堆栈中。而且，以下寄存器自动保存在影子寄存器中：

- W 寄存器
- STATUS 寄存器（TO 和 PD 状态标志位除外）
- BSREG 寄存器
- FSR 寄存器
- PCLATH 寄存器

退出中断服务程序时，这些寄存器将自动恢复。在 ISR 期间对这些寄存器所做的任何修改都将丢失。如果需要修改任何这些寄存器，应修改相应的影子寄存器，并在退出 ISR 时恢复此新值。影子寄存器在 Bank31 中，可读写。根据用户应用程序的要求，可能还需要保存其他寄存器，这些额外的寄存器则需要用户自行处理。

6.5. 与中断相关寄存器汇总

名称	地址	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0	复位值
INTCON	0x0B	GIE	PEIE	EEIE	LVDIE	OSFIE	EEIF	LVDIF	OSFIF	0000 0000
PIE1	0x91	—	—	—	—	—	TKIE	CKMIE	ADCIE	---- -000
PIR1	0x11	—	—	—	—	—	TKIF	CKMIF	ADCIF	---- -000
EPIF0	0x14	外部管脚中断标志位								0000 0000
EPIE0	0x94	外部管脚中断使能位								0000 0000

6.5.1. INTCON 寄存器，地址 0x0B

Bit	7	6	5	4	3	2	1	0
Name	GIE	PEIE	EEIE	LVDIE	OSFIE	EEIF	LVDIF	OSFIF
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW

Bit	Name	Function
7	GIE	全局中断使能 1 = Enables all unmasked interrupts 0 = Disables all interrupts
6	PEIE	外设中断使能 1 = Enables all unmasked peripheral interrupts 0 = Disables all peripheral interrupts
5	EEIE	EEPROM写完成中断使能 1 = Enables the EEPROM interrupt 0 = Disables the EEPROM interrupt
4	LVDIE	LVD中断使能 1 = Enables the LVD interrupt 0 = Disables the LVD interrupt
3	OSFIE	时钟缺失中断使能 1 = Enables the OSF interrupt 0 = Disables the OSF interrupt
2	EEIF	EEPROM写完成标志位（写1清0，写0无效） 1 = EEPROM完成写操作 0 = EEPROM 写操作未完成，或已由软件清 0
1	LVDIF	LVD中断标志位（写1清0，写0无效） 1 = 发生欠压事件 0 = 未发生欠压事件，或已由软件清 0
0	OSFIF	1 = 发生了时钟缺失事件（写1清0，写0无效） 0 = 未发生时钟缺失事件，或已由软件清0

6.5.2. PIR1 寄存器，地址 0x11

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	CKMIF	ADCIF
Reset	—	—	—	—	—	—	0	0
Type	RO-0	RO-0	RO-0	RO-0	RO-0	RO-0	RW	RW

Bit	Name	Function
7:2	N/A	未实现，读 0
1	CKMIF	慢时钟测量完成中断标志位 1 = 测量慢时钟操作完成（写1清0，写0无效） 0 = 测量慢时钟未完成，或已由软件清 0
0	ADCIF	ADC 转换完成中断标志位 1 = ADC转换完成（写1清0，写0无效） 0 = ADC 转换未完成，或已由软件清 0

6.5.3. PIE1 寄存器，地址 0x91

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	CKMIE	ADCIE
Reset	—	—	—	—	—	—	0	0
Type	RO-0	RO-0	RO-0	RO-0	RO-0	RW	RW	RW

Bit	Name	Function
7:2	N/A	未实现，读 0
1	CKMIE	慢时钟测量完成中断使能 1 = 允许慢时钟测量中断 0 = 禁止慢时钟测量中断
0	ADCIE	ADC 转换完成中断使能 1 = 允许ADC转换中断 0 = 禁止 ADC 转换中断

7. 睡眠模式

器件通过执行 SLEEP 指令进入睡眠模式。

进入休眠模式时，MCU 的状态如下：

1. WDT 将清零但是保持运行（如果使能了在休眠期间工作）
2. STATUS 寄存器的 PD 位清零
3. STATUS 寄存器的 TO 位置 1
4. CPU 时钟停止
5. 32kHz LIRC 不受影响，并且由其提供时钟的外设可以在休眠模式下继续工作
6. LP 晶体振荡器不受影响（当 TIMx 使用它作为工作时钟时）
7. ADC 不受影响（如果选择了专用 FRC 时钟）
8. I/O 端口保持执行 SLEEP 指令之前的状态（驱动为高电平、低电平或高阻态）
9. WDT 之外的复位不受休眠模式影响

关于外设休眠期间工作的更多详细信息，请参见各个章节。

要最大程度地降低电流消耗，应考虑以下条件：

1. I/O 引脚不应悬空，I/O 作为输入时可打开内部的上拉或下拉
2. 外部电路从 I/O 引脚灌电流
3. 内部电路从 I/O 引脚拉电流
4. 内部弱上拉的引脚
5. 模块使用 31kHz LIRC
6. 模块使用 LP 振荡器

7.1. 睡眠的唤醒

可以通过下列任一事件将器件从休眠状态唤醒：

1. MCLR 引脚上的外部复位输入（如果使能）
2. BOR 复位（如果使能）
3. POR 复位
4. 看门狗定时器（如果使能）溢出
5. 任何外部中断
6. 能够在休眠期间运行的外设产生的中断（更多信息请参见各个外设）

前 3 个事件会使器件复位，后 3 个事件认为是程序执行的延续。

当执行 SLEEP 指令时，下一条指令（PC+1）被预先取出。如果希望通过中断事件唤醒器件，则必须允许相应的中断允许位。唤醒与 GIE 位的状态无关，如果 GIE 位被禁止，器件将继续执行 SLEEP 指令后的指令。如果 GIE 位被允许，器件先执行 SLEEP 指令后的指令，然后将调用中断服务程序。如果不想执行 SLEEP 指令后的指令，用户应该在 SLEEP 指令后面放置一条 NOP 指令。

器件从休眠模式唤醒时，WDT 清零，与唤醒的原因无关。

7.1.1. 使用中斷喚醒

当禁止全局中断（GIE 被清零），并且有任一中断源中断标志位置 1 且其中断被使能时，将会发生下列某一事件：

- 如果在执行 SLEEP 指令之前发生中断
 - SLEEP 指令将作为 NOP 执行
 - WDT 和 WDT 预分频器不会清零
 - STATUS 寄存器的 TO 位不会置 1
 - STATUS 寄存器的 PD 位不会清零

- 如果在执行 SLEEP 指令期间或之后发生中断
 - SLEEP 指令将完全执行
 - 器件将立即从休眠模式唤醒
 - WDT 和 WDT 预分频器将清零
 - STATUS 寄存器的 TO 位将置 1
 - STATUS 寄存器的 PD 位将清零

要确定是否执行了 SLEEP 指令，可以测试 PD 位。如果 PD 位置 1，则说明 SLEEP 指令被作为一条 NOP 指令执行了。

7.2. 睡眠的系统时钟

进入睡眠状态后，CPU 时钟停止，PC 停留在 SLEEP 的下一条地址。默认情况下，系统时钟也会被关闭。但如果 SYSON 位置 1 时，系统时钟将一直保持运行，在这种情况下，被选择为系统时钟的 HIRC，XT，LIRC 振荡器将不会被关闭。

注意：如果要使用 FLASH 或数据 EEPROM 的写完成中断唤醒，SYSON 必须置 1。

7.3. 与睡眠模式相关寄存器汇总

名称	地址	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0	复位值
STATUS	0x03	—	—	—	TO	PD	Z	DC	C	---q quuu
INTCON	0x0B	GIE	PEIE	EEIE	LVDIE	OSFIE	EEIF	LVDIF	OSFIF	0000 0000
PIE1	0x91	—	—	—	—	—	TKIE	CKMIE	ADCIE	---- -000
PIR1	0x11	—	—	—	—	—	TKIF	CKMIF	ADCIF	---- -000
EPIF0	0x14	外部管脚中断标志位								0000 0000
EPIE0	0x94	外部管脚中断使能位								0000 0000

8. 数据 EEPROM 和 FLASH

数据 EEPROM 和闪存程序存储器在正常工作期间（整个 VDD 范围）是可读可写的。这两种存储器没有直接映射到数据存储器空间，而是通过特殊功能寄存器（SFR）间接寻址。有 6 个 SFR 用于访问这两种存储器：

- EECON1
- EECON2
- EEDATL
- EEDATH
- EEADRL
- EEADRH

当与数据 EEPROM 模块接口时，EEDATL 寄存器存放要读写的 8 位数据，EEADRL 寄存器存放被访问的 EEDATL 单元的地址。这些器件具有 128 字节的数据 EEPROM，地址范围从 0h 到 07Fh。

访问程序存储器模块时，EEDATH:EEDATL 寄存器对形成双字节字，存放要读/写的 14 位数据，而 EEADRL 和 EEADRH 寄存器形成双字节字，存放被读取的程序存储单元的 15 位地址。

EEPROM 数据存储器允许以字节为单位进行读写。EEPROM 字节写操作会自动擦除目标存储单元并写入新数据（在写入前擦除）。写入时间由片上定时器控制。写入和擦除电压由片上电荷泵产生，此电荷泵能在器件电压范围内正常工作，用于字节或字操作。

器件能否对程序存储器的特定块执行写操作取决于配置字寄存器位 FSECPB0<7:0>的设置。然而，始终允许程序存储器的读操作。

当器件被代码保护时，调试接口将不再能访问数据或程序存储器。在代码保护时，CPU 仍可继续读写数据 EEPROM 存储器和闪存程序存储器。

8.1. EEADRL 和 EEADRH 寄存器

EEADRH:EEADRL 寄存器对可以寻址最大 256 字节的数据 EEPROM 或最大 32K 字的程序存储器。当

选择程序地址值时，地址的高字节写入 EEADRH 寄存器而低字节被写入 EEADRL 寄存器。当选择 EEPROM 地址值时，只将地址的低字节写入 EEADRL 寄存器。

8.1.1. EECON1 和 EECON2 寄存器

EECON1 是访问 EE 存储器的控制寄存器。

控制位 EEPGD 决定访问的是程序存储器还是数据存储器。当它为 0 时，任何后续操作都将针对 EEPROM 存储器进行。当置 1 时，任何后续操作都将针对程序存储器进行。复位后，EEPGD 清 0，即默认选中 EEPROM。

控制位 RD 和 WR 分别启动读和写。用软件只能将这些位置 1 而无法清零。在读或写操作完成后，由硬件将它们清零。由于无法用软件将 WR 位清零，可避免因意外而过早地终止写操作。

当 WREN 位置 1 时，允许执行写操作。上电时，WREN 位被清零。在正常运行中当写操作被复位中断时，WRERR 位置 1。在这些情况下，复位后用户可以检查 WRERR 位并执行相应的错误处理程序。当写操作完成时，PIR2 寄存器的中断标志位 EEIF 被置 1。该标志位必须用软件清零。

读 EECON2 得到的是全 0。EECON2 寄存器仅在数据 EEPROM 写过程中使用。要使能写操作，必须将特定模式写入 EECON2。

8.2. 使用数据 EEPROM

数据 EEPROM 是高耐久性、可字节寻址的阵列，已将其优化以便存储频繁更改的信息（例如：程序变量或其他经常更新的数据）。软件开发人员应将不频繁更改的变量（例如常量、ID 和校准值等）存储在闪存程序存储器中，以免超出 EEPROM 字节最大的写允许次数。

8.2.1. 读数据 EEPROM 存储器

要读取数据存储单元，用户需要把地址写入 EEADRL 寄存器，清零 EECON1 寄存器的 EEPGD 和 CFGS 控制位，再置 1 控制位 RD。等待 4 个系统时钟周期后，数据将更新到 EEDATL 寄存器中，EEDATL 将把此值保持至下一次读取或用户向该单元写入数据时（在写操作过程中）为止。

例 8.2.1, 读数据 EEPROM

```

BANKSEL EEADRL      ;
LDWI DATA_EE_ADDR ;
STR EEADRL          ;Data Memory
;Address to read
BCR EECON1, CFGS ;Deselect Config space
BCR EECON1, EEPGD ;Point to DATA memory
BSR EECON1, RD      ;EE Read
; wait 4 system clock
LDR EEDATL, W       ;W = EEDATL
    
```

注意：

1. 无论 CPB 为何值，软件总是可以读取 EEPROM；

8.2.2. 写数据 EEPROM 存储器

要写 EEPROM 数据存储单元，用户应首先将该单元的地址写入 EEADR 寄存器并将数据写入 EEDATL 寄存器。然后用户必须按特定顺序开始写入每个字节。

如果未完全按照上述顺序（即，首先将 55h 写入 EECON2，随后将 Aah 写入 EECON2，最后将 WR 位置 1）逐字节写入，将不会启动写操作。在该代码段中应禁止中断。

此外，必须将 EECON1 中的 WREN 位置 1 以使能写操作。这种机制可防止由于代码执行错误（异常）导致误写数据 EEPROM。除了更新 EEPROM 时以外，用户应始终保持 WREN 位清零。**WREN 位不能由硬件清零。**

一个写序列启动后，清零 WREN 位将不会影响此写周期。除非 WREN 位置 1，否则 WR 位将无法置 1。写周期完成时，WR 位由硬件清零并且 EE 写完成中断标志位 (EEIF) 置 1。用户可以允许中断或查询此位。EEIF 必须用软件清零。

注意：

软件对 EECON1.WR 写 1 后，至少等待一个系统时钟（NOP 或者任何别的指令）软件才能对该位进行读判断，否则将读回 0，进而影响程序的流程（比如误认为写结束）。

8.2.3. 防止误写操作的保护措施

有些情况下，用户并不希望向数据 EEPROM 存储器写入数据。为了防止 EEPROM 误写操作，器件内建了各种保护机制。上电时，清零 WREN。同时，上电延时定时器（64ms 的延时）也会阻止对写启动序列和 WREN 位共同防止在以下情况下发生意外写操作：

- 欠压
- 电源故障
- 软件故障




图 8.2.1 2T 模式下软件读 EEPROM 时序

例 8.2.2 写数据 EEPROM

该程序流
不能被中
断

```

BANKSEL EEADRL          ;
LDWI DATA_EE_ADDR      ;
STR EEADRL               ;Data Memory Address to write
LDWI DATA_EE_DATA      ;
STR EEDATL               ;Data Memory Value to write
BCR EECON1, CFGS        ;Deselect Configuration space
BCR EECON1, EEPGD       ;Point to DATA memory
BSR EECON1, WREN        ;Enable writes

BCR INTCON, GIE         ;Disable INTs.
LDWI 55h                 ;
STR EECON2               ;Write 55h
LDWI 0AAh                ;
STR EECON2               ;Write AAh
BSR EECON1, WR          ;Set WR bit to begin write
BSR INTCON, GIE         ;Enable Interrupts
BCR EECON1, WREN        ;Disable writes
BTSC EECON1, WR         ;Wait for write to complete
LJUMP $-2                ;Done
    
```

注意：

1. 数据 EEPROM 写周期并不暂停指令的执行。

8.3. 闪存程序存储器概述

了解闪存程序存储器结构对于擦除和编程操作非常重要。闪存程序存储器按行排列。每行包括固定数量的 14 位程序存储器字。行是用户软件可擦除的最小块大小。只有当目标地址位于未受写保护的存储器段内（由配置字寄存器的 CPB 和 FSECPB0 定义），才能对闪存程序存储器进行写或擦除操作。擦除某行后，用户可以对该行的部分或全部进行重新编程。写入程序存储器行的数据将被写入 14 位宽的数据写锁存器中。用户不能直接访问这些写锁存器，但是可以通过对 EEDATH:EEDATL 寄存器对的连续写入来加载写锁存器的内容。

数据写锁存器数并不等于行单元数，例如 FT61F14x 一行有 64 个单元，但只有 1 个写锁存器。编程时，用户软件需要填充该组写锁存器并多次启动编程操作，才能完全重新编程擦除的行（页）。例如，具有 64 字的行大小和 1 个写锁存器的器件需要将数据装入写锁存器并启动编程操作 64 次。

注：如果用户只想修改部分以前编程的行，那么必须读取整行的内容并保存在 RAM 中，然后进行擦除。

8.3.1. 读闪存程序存储器

要读程序存储单元，用户必须：

- 1) 将最低有效地址位和最高有效地址位写入 EEADRH:EEADRL 寄存器对
- 2) 将 EECON1 寄存器的 CFGS 位清零
- 3) 将 EECON1 寄存器的 EEPGD 控制位置 1
- 4) 然后，将 EECON1 寄存器的控制位 RD 置 1

一旦将读控制位置 1，闪存程序存储器控制器将使用第二个指令周期读取数据。这会导致紧跟“BSR EECON1,RD”指令后的第二条指令被忽略。在紧接着的下一个周期，EEDATH:EEDATL 寄存器对中就有数据了，因此可在随后的指令中将该数据读作两个字节。

EEDATH:EEDATL 寄存器对将把此值保存至下一次读操作或用户向该单元写入数据时为止。

注：

1. 要求程序存储器读操作后的两条指令为 NOP。这可以防止用户在 RD 位置 1 后的下一条指令执行双周期指令；
2. 不管 CP 位的设置如何，软件都可以读取闪存程序存储器；

例 8.3.1 读程序存储器

```

* This code block will read 1 word of program
* memory at the memory address: PROG_ADDR_HI: PROG_ADDR_LO
* data will be returned in the variables: PROG_DATA_HI, PROG_DATA_LO
BANKSEL EEADRL ; Select Bank for EEPROM registers
LDWI PROG_ADDR_LO ;
STR EEADRL ; Store LSB of address
LDWI PROG_ADDR_HI ;
STR EEADRH ; Store MSB of address

BCR EECON1,CFGS ; Do not select Configuration Space
BSR EECON1,EEPGD ; Select Program Memory
BCR INTCON,GIE ; Disable interrupts
BSR EECON1,RD ; Initiate read
NOP ; Executed(Figure 8.3.1)
NOP ; Ignored(Figure 8.3.1)
BSR INTCON,GIE ; Restore interrupts
LDR EEDATL,W ; Get LSB of word
STR PROG_DATA_LO ; Store in user location
LDR EEDATH,W ; Get MSB of word
STR PROG_DATA_HI ; Store in user location
    
```

8.3.2. 擦除闪存程序存储器

当执行代码时，程序存储器只能按行擦除。要擦除行：

- 1) 将要擦除的新行地址装入 EEADRH:EEADRL 寄存器对
- 2) 将 EECON1 寄存器的 CFGS 位清零
- 3) 将 EECON1 寄存器的 EEPGD、FREE 和 WREN 位置 1
- 4) 依次将 55h 和 AAh 写入 EECON2（闪存编程解锁序列）
- 5) 将 EECON1 寄存器的控制位 WR 置 1，以开始擦除操作
- 6) 查询 EECON1 寄存器的 FREE 位，以确定行擦除何时结束

参见例 8.3.2。

例 8.3.2 程序存储器的行擦除

该程序流 不能被中 断	}	; This row erase routine assumes the following:
		; 1. A valid address within the erase block is loaded in ADDRH:ADDRL
		; 2. ADDRH and ADDRL are located in shared data memory 0x70 - 0x7F (common RAM)
		BCR INTCON,GIE ; Disable ints so required sequences will execute properly
		BANKSEL EEADRL
		LDR ADDRL,W ; Load lower 8 bits of erase address boundary
		STR EEADRL
		LDR ADDRH,W ; Load upper 6 bits of erase address boundary
		STR EEADRH
		BSR EECON1,EEPGD ; Point to program memory
		BCR EECON1,CFGS ; Not configuration space
		BSR EECON1,FREE ; Specify an erase operation
		BSR EECON1,WREN ; Enable writes
		LDWI 55h ; Start of required sequence to initiate erase
		STR EECON2 ; Write 55h
		LDWI 0AAh ;
		STR EECON2 ; Write AAh
		BSR EECON1,WR ; Set WR bit to begin erase
NOP ; Any instructions here are ignored as processor		
NOP ; halts to begin erase sequence		
NOP ; Processor will stop here and wait for erase complete.		
NOP ; after Erase processor continues with 3rd instruction		
BCR EECON1,WREN ; Disable writes		
BSR INTCON,GIE ; Enable interrupts		

在“BSR EECON1,WR”指令后，处理器需要两个周期来设置擦除操作。用户必须在 WR 位置 1 后，执行两条 NOP 指令。处理器将暂停内部操作，通常为 2ms 擦除时间。这不是休眠模式，因为时钟和外设将继续运行。擦除周期后，处理器从 EECON1 写指令后的第三条指令继续操作。

8.3.3. 写闪存程序存储器

使用以下步骤编程程序存储器：

- 1) 装入要编程的字的起始地址
- 2) 将数据装入写锁存器
- 3) 启动编程操作
- 4) 重复第 1 至 3 步，直到写入所有数据

写入程序存储器之前，要写入的字必须已擦除或者以前未写入过。程序存储器一次只能擦除一行。启动写操作时不会自动擦除。

程序存储器一次只能写入一个字，请参见图 8.3.2（对带 1 个写锁存器的程序存储器进行字写操作）。写操作不会跨这些边界。程序存储器写操作完成时，写锁存器将复位为 0x3FFF。

应完成以下步骤，以装载写锁存器和编程程序存储块。可按以下步骤操作：装载数据到写锁存器，启动编程序列。需要特殊的解锁序列才能将数据装入写锁存器或启动闪存编程操作，不应中断此解锁序列。

- 1) 将 EECON1 寄存器的 EEPGD 和 WREN 位置 1
- 2) 将 EECON1 寄存器的 CFGS 位清零
- 3) 将要写入的单元地址装入 EEADRH:EEADRL 寄存器对
- 4) 依次将 55h 和 Aah 写入 EECON2，然后将 EECON1 寄存器的 WR 位置 1（闪存编程解锁序列）
- 5) 等待约 2ms 时间，锁存器数据写入程序存储器

例 8.3.3 给出了完整的单字写序列示例。将初始地址装入 EEADRH:EEADRL 寄存器对，数据通过间接寻址载入。




图 8.3.2 对带 1 个写锁存器的 FLASH 进行写操作

注： 例 8.3.3 中提供的代码序列必须重复多次，以完全编程擦除的程序存储器行。

例如，对于 FT61F14x 系列芯片，一行（页）有 64 个 WORD，该代码序列需要重复 64 遍。

例 8.3.3 对包含 1 个写锁存器的 FLASH 编程

```

; This write routine assumes the following:
; 1. The 2 bytes of data are loaded, starting at the address in DATA_ADDR
; 2. Each word of data to be written is made up of two adjacent bytes in DATA_ADDR,
; stored in little endian format
; 3. A valid starting address is loaded in ADDRH:ADDRL
; 4. ADDRH and ADDRL are located in shared data memory 0x70 - 0x7F (common RAM)
;
BCR INTCON,GIE ; Disable ints so required sequences will execute properly
BANKSEL EEADRH ; Bank 3
LDR ADDRH,W ; Load target address
STR EEADRH ;
LDR ADDRL,W ;
STR EEADRL ;
LDW LOW DATA_ADDR ; Load initial data address
STR FSR0L ;
LDW HIGH DATA_ADDR ; Load initial data address
STR FSR0H ;
BSR EECON1,EEPGD ; Point to program memory
BCR EECON1,CFGS ; Not configuration space
BSR EECON1,WREN ; Enable writes

MOVIW FSR0++ ; Load first data byte into lower
STR EEDATL ;
MOVIW FSR0++ ; Load second data byte into upper
STR EEDATH ;

START_WRITE

LDWI 55h ; Start of required write sequence:
STR EECON2 ; Write 55h
LDWI 0AAh ;
STR EECON2 ; Write AAh
BSR EECON1,WR ; Set WR bit to begin write
NOP ; Any instructions here are ignored as processor
; halts to begin write sequence
NOP ; Processor will stop here and wait for write complete.
; after write processor continues with 3rd instruction

BCR EECON1,WREN ; Disable writes
BSR INTCON,GIE ; Enable interrupts
    
```

该程序流
不能被中
断

8.4. 修改闪存程序存储器

修改程序存储器行中的现有数据，并且该行内的数据必须保留时，必须首先读取并将其保存在 RAM 映像中。

使用以下步骤修改程序存储器：

- 1) 装入要修改的行的起始地址
 - 2) 从行中读取现有数据并将其保存到 RAM 映像中
 - 3) 修改 RAM 映像以包含要写入到程序存储器的新数据
 - 4) 装入要重新写入的行的起始地址
 - 5) 擦除程序存储器行
 - 6) 将来自 RAM 映像的数据装入写锁存器
 - 7) 启动编程操作
- 根据需要重复第 6 至 7 步多次，以对擦除行进行重新编程。

8.5. 配置字 UCFGx 读访问

当 EECON1 寄存器中的 CFGS=1 时，不是访问程序存储器或 EEPROM 数据存储器，而是访问配置字 UCFGx。这是 PC<15>=1 时指向的区域，即当软件发起读操作时，地址是[0x8000+EADDR]，但不是所有的地址都可访问，对于未实现的单元，读返回未定义。

8.6. 写校验

根据具体应用，将写入数据 EEPROM 或者程序存储器中的值对照期望写入的值进行校验（见例 9.6.1）是一个良好的编程习惯。例 8.6.1 显示了如何校验对 EEPROM 的写操作。

例 8.6.1 对数据 EEPROM 写校验

```

BANKSEL EEDATL _____ ;
LDR EEDATL, W _____ ;EEDATL not changed from previous write
BSR EECON1, RD _____ ;YES, Read the value written
XORWR EEDATL, W _____ ;
BTSS STATUS, Z _____ ;Is data the same
LJUMP WRITE_ERR _____ ;No, handle error
_____ ;Yes, continue
    
```

8.7. FLASH 内容保护

FLASH 控制器内置加密保护单元，具备以下特性：

- 全区加密，由 CPB 位控制
- 分扇区加密，1 扇区=1k words，由 FSECPB0 寄存器控制
- 解除加密只能通过执行一次包含 UCFG 页在内的全芯片擦除

全加密和分扇区加密区别如下表：

加密方式	CPU 取指	软件读	软件写	串口读	串口写
无	√	√	√(2)	√	√
全区	√	√	√(2)	×(1)	×(4)
分扇区	√	×(1)	×(3)	×(3)	×(5)

注意：

- 1) EEDAT 保持旧值不变；
- 2) 软件不可以编程或擦除 UCFG 页；
- 3) 只可以读未加密的扇区；
- 4) 只允许串口做包括 UCFG 在内的全芯片擦除；
- 5) 只允许串口做包括 UCFG 在内的全芯片擦除，或者对未加密的扇区做页擦除，编程；
- 6) 任何情况下，软件都不可以做全芯片擦除

8.8. 与 EEPROM 相关寄存器汇总

名称	地址	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0	复位值
INTCON	0x0B	GIE	PEIE	EEIE	LVDIE	OSFIE	EEIF	LVDIF	OSFIF	0000 0000
EECON1	0x195	EEPGD	CFGS	—	FREE	WRERR	WREN	WR	RD	00-0 0000
EECON2	0x196	EEPROM 写控制寄存器 2								---- ----
EEADRH	0x192	—			EEPROM 地址高 5 位					-000 0000
EEADRL	0x191	EEPROM 地址低 8 位								0000 0000
EEDATL	0x193	EEPROM 数据低 8 位								xxxx xxxx
EEDATH	0x194	—	—	EEPROM 数据高 6 位					--xx xxxx	

8.8.1. EEDAT 寄存器，地址 0x193, 0x194

EEDATL, SFR 地址 0x193

Bit	7	6	5	4	3	2	1	0
Name	EEDAT[7:0]							
Reset	x	x	x	x	x	x	x	x
Type	RW	RW	RW	RW	RW	RW	RW	RW

EEDATH, SFR 地址 0x194

Bit	7	6	5	4	3	2	1	0
Name	—	—	EEDAT[13:8]					
Reset	—	—	x	x	x	x	x	x
Type	RO-0	RO-0	RW	RW	RW	RW	RW	RW

Bit	Name	Function
15:14	N/A	保留位，读 0
13:0	EEDAT	EEPROM/FLASH 读写数据寄存器 在写周期（约 2ms）内，该寄存器不可写

8.8.2. EEADR 寄存器，地址 0x191, 0x192

EEADRL, SFR 地址 0x191

Bit	7	6	5	4	3	2	1	0
Name	EEADR[7:0]							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW

EEADRH, SFR 地址 0x192

Bit	7	6	5	4	3	2	1	0
Name	—				EEADR[11:8]			
Reset	—				0	0	0	0
Type	RO-0	RO-0	RO-0	RO-0	RW	RW	RW	RW

Bit	Name	Function
15:12	-	保留位，读 0
11:0	EEADR	EEPROM/FLASH 读写地址寄存器 在写周期（约 2ms）内，该寄存器不可写

8.8.3. EECON1 寄存器，地址 0x195

Bit	7	6	5	4	3	2	1	0
Name	EEPGD	CFGS	—	FERAE	WRERR	WREN	WR	RD
Reset	0	0	—	0	0	0	0	0
Type	RW	RW	RO.0	RW	RW	RW	RW-1	RW-1

Bit	Name	Function
7	EEPGD	FLASH/数据 EEPROM 存储器选择位 1 = 访问 FLASH 0 = 访问数据 EEPROM 存储器
6	CFGS	FLASH/数据 EEPROM 或配置寄存器选择位 1 = 访问配置寄存器，读访问 0 = 访问 FLASH 或数据 EEPROM 存储器
5	—	—
4	FERAE	FLASH 擦除使能位 当 CFGS=0 且 EEGD=1 (FLASH): 1 = 在下一条 WR 命令执行擦除操作 (擦除完成后由硬件清零) 0 = 在下一条 WR 命令执行写操作 如果 EEGD=0 且 CFGS=0 (访问数据 EEPROM): 该位不起作用 ，下一条 WR 命令将启动一个擦除周期和一个写周期
3	WRERR	EEPROM 错误标志位 1 = 此状态表示试图进行不当的编程或擦除序列或在写周期过程中被意外终止时，该位自动置 1 终止的事件可以是除 POR 之外的任何复位 0 = 编程或擦除操作正常完成
2	WREN	编程/擦除使能位 1 = 允许执行编程/擦除操作 0 = 禁止编程/擦除 FLASH 和数据 EEPROM 在写周期内，禁止对该寄存器位写
1	WR	FLASH/EEPROM 写控制位 1 = 启动 FLASH 或数据 EEPROM 编程/擦除操作，软件写 1 后至少要等 1 个系统时钟才能回读该操作是自定时的，且该位在操作完成时由硬件清零 用软件只能将 WR 位置 1，但不能清零 0 = 对闪存或数据 EEPROM 的编程/擦除操作已完成，当前不在进行中
0	RD	FLASH/数据 EEPROM 读控制位 1 = 启动对 FLASH 或数据 EEPROM 的读操作。读操作只占用一个周期 RD 由硬件清零，用软件只能将 RD 位置 1，但不能清零 0 = 不启动 FLASH 或数据 EEPROM 读操作

8.8.4. EECON2 寄存器，地址 0x196

Bit	7	6	5	4	3	2	1	0
Name	EEPROM 控制寄存器 2							
Reset	x	x	x	x	x	x	x	x
Type	WO	WO	WO	WO	WO	WO	WO	WO

Bit	Name	Function
7:0	EECON2	FLASH/数据 EEPROM 写操作解锁控制寄存器 要解锁写操作，在对 EECON1 寄存器的 WR 置位前，必须先写 55h，随后是 Aah。写入该寄存器的值用于解锁写操作。对这些写操作有特殊的时序要求，必须是在连续的指令周期完成

9. 12bit ADC 模块

模数转换器（Analog-to-digital Converter, ADC）可将模拟输入信号转换为相应的 12 位二进制表征值。该系列器件采用多个模拟输入复用到一个采样保持电路。采样保持电路的输出与转换器的输入相连接。转换器通过逐次逼近法产生 12 位二进制值，并将转换结果保存在 ADC 结果寄存器（ADRESL:ADRESH）中。ADC 参考电压可用软件选择为 VDD、外部参考电压或内部产生的参考电压。ADC 可在转换完成时产生中断。该中断可用于将器件从休眠唤醒。




图 9.1 ADC 原理框图

9.1. ADC 的配置

配置和使用 ADC 时，必须考虑以下功能：

- 端口配置
- 通道选择
- 触发方式选择
- 触发源选择
- 触发类型选择
- 触发延时配置
- ADC 参考电压的选择
- ADC 转换时钟源
- 中断控制
- 转换结果的格式
- 阈值比较

注意：在进行各项配置更改的时候，需要确保 AD 转换并未正在进行或外部触发功能未开启。建议在 ADON 关闭时进行更改。

9.1.1. 端口配置

ADC 可用于转换模拟和数字信号。转换模拟信号时，应将相关的 TRIS 和 ANSEL 位置 1 将 I/O 引脚应配置为模拟功能。更多信息请参见相应的端口章节。

注意：如果定义为数字输入的引脚上存在模拟电压，会导致输入缓冲器传导过大的电流。

9.1.2. 通道选择

ADCON0 寄存器的 CHS 位决定将哪个通道连接到采样保持电路。改变通道时，根据采样稳定的需要可在启动转换前加入一定延时，硬件已固定有 $1.5T_{AD}$ 的采样延时。更多信息请参见第 9.2 节“ADC 的工作原理”。

9.1.3. 触发方式选择

ADCON0 寄存器的 ADEX 位决定是否使用外部触发信号。

若 ADEX=0 时，ADGO 可由程序置位，AD 转换完成自动清零。

若 ADEX=1 时，ADGO 将由外部硬件触发置位，AD 转换完成清零。

注意：若选择了前沿消隐触发 ADC，即 LEBADT 设为 1 时，需要先置位 ADEX 和 ADON。

9.1.4. 触发源选择

在设定 ADEX 后，ADCON2 寄存器的 ETGSEL 位决定使用哪个外部触发信号。其中可选 I/O 引脚触发，需要配置相关寄存器。具体请参见相应的端口章节。

9.1.5. 触发类型选择

ADCON2 寄存器的 ETGTYP 位决定外部触发信号的触发类型。其中选择 PWM 的中点或终点类型时，触发源将会默认选择 TIM1 中心对齐的 PWM 输出信号。具体请参见相应的 TIM1 章节。

9.1.6. 触发延时配置

ADCON2 寄存器的 ADDLY.8 位和 ADDLY 寄存器组成 9 位延时计数器，共同决定外部触发信号的触发延时时间。由于需要同步异步信号，实际延迟时间为： $(ADDLY+6)/F_{ADC}$ 。

注意：若选择了前沿消隐触发功能时，则实际延迟时间为： $(ADDLY+3)/F_{TIM1} + 3/F_{ADC}$ 。

9.1.7. ADC 参考电压

ADCON1 寄存器的 ADPREF 位提供对正参考电压的控制，ADNREF 位提供对负参考电压的控制。正/负参考电压可以是内部参考电压、VDD/GND、内部参考电压加外部电容、外部参考电压。正/负参考电压可以有各种组合，但不可以同时选择位内部参考电压。若发生则强制负参考电压连接到 GND。

ADCON2 寄存器的 ADINTREF 位提供对内部参考电压的控制。内部参考电压可以选择 0.5V、2V、3V 或者悬空。

9.1.8. 转换时钟




图 9.2 ADC 的时钟配置原理

转换时钟源可通过 ADCON1 寄存器的 ADCS 位用软件选择。有以下 7 种时钟选项：

- $F_{OSC}/2$
- $F_{OSC}/4$
- $F_{OSC}/8$
- $F_{OSC}/16$
- $F_{OSC}/32$
- $F_{OSC}/64$
- F_{RC} （内部慢时钟振荡器）

完成一位（bit）的转换时间定义为 T_{AD} 。完成 12 位转换需要 15 个 T_{AD} 周期（包括 $1.5T_{AD}$ 的采样时间和 $1T_{AD}$ 的数据传输处理时间），如图 9.3 和 9.6 所示。

进行正确的转换必须满足相应的 T_{AD} 规范。更多信息请参见第 19 节“电气特性”中的 A/D 转换要求。表 9.1 所示为正确选择 ADC 时钟的示例。

注意：

1. 除非使用的是 F_{RC} ，否则任何系统时钟频率的变化均会改变 ADC 时钟频率，这将对 ADC 结果产生负面影响；
2. F_{RC} 可以是 256KHz 或者是 32KHz，取决于 LFMOD 为何值；
3. 当 SYSON 为 0 时，在睡眠模式下 AD 转换结束并不能唤醒 MCU，要想实现 AD 转换结束后唤醒，必须把 SYSON 置 1；
4. 表格中的灰色部分是不支持的频率；

ADC 时钟周期 (T_{AD})		系统时钟频率 (F_{OSC})			
ADC 时钟源	ADCS<2:0>	16MHz	8MHz	4MHz	1MHz
$F_{OSC}/2$	000	125ns	250ns	500ns	2.0 μ s
$F_{OSC}/4$	100	250ns	500ns	1.0 μ s	4.0 μ s
$F_{OSC}/8$	001	0.5 μ s	1.0 μ s	2.0 μ s	8.0 μ s
$F_{OSC}/16$	101	1.0 μ s	2.0 μ s	4.0 μ s	16.0 μ s
$F_{OSC}/32$	010	2.0 μ s	4.0 μ s	8.0 μ s	32.0 μ s
$F_{OSC}/64$	110	4.0 μ s	8.0 μ s	16.0 μ s	64.0 μ s
F_{RC}	x11	4.0 μ s	4.0 μ s	4.0 μ s	4.0 μ s

表 9.1 ADC 时钟周期和器件工作频率




图 9.3 模数转换 T_{AD} 周期

9.1.9. 中断

ADC 模块可使中断在模数转换完成时产生。ADC 中断标志为 PIR1 寄存器中的 ADIF 位。ADC 中断使能为 PIE1 寄存器中的 ADIE 位。ADIF 位必须用软件置 1 清零。

注意：

- 1、无论 ADC 中断是否被打开，ADIF 位在每次正常转换完成时均置 1。
- 2、软件停止 AD 转换不会置位 ADIF。
- 3、仅当置位 SYSON 时，ADC 才能在休眠期间工作。

器件工作或处于休眠状态时均可产生中断。如果器件处于休眠状态，中断可唤醒器件。从休眠唤醒时，始终执行 SLEEP 指令后的那条指令。如果用户试图唤醒器件并恢复顺序执行代码，必须禁止全局中断。如果允许全局中断，代码执行将转至中断服务程序。

9.1.10. 转换结果的格式

12 位 A/D 转换结果有两种格式，即左对齐和右对齐。ADCON1 寄存器的 ADFM 位控制输出格式。图 9.4 所示为两种输出格式。




图 9.4 ADC 转换结果格式示意

9.1.11. 阈值比较

ADCMPPH 寄存器为 ADC 结果比较阈值，ADCON3 寄存器的 ADCMPEN 位控制比较功能使能，ADCMPOP 位控制比较极性，ADCMPO 指示比较结果。

AD 可以在每次转换完成时进行比较。比较结果会一直保持，直到下次转换完成被更新。ADCMPPEN 或 ADON 的清零可以关闭比较功能或 AD 模块，同时可以清零 ADCMPO。进入睡眠不会清零 ADCMPO。

在每次比较完成时可以产生故障刹车事件，由 ADCON3 寄存器的 ADFBEN 控制。




图 9.5 ADC 阈值比较功能框图

由阈值比较框图可知，ADC 结果高 8 位是先做了取反再和 ADCMPH 作比较的，软件在使用时要注意。举例说明：假设要比较 ADC 结果是否大于 Ath，软件需要做以下步骤：

1. 把比较目标值先取反得到 ~Ath，然后写到 ADCMPH；
2. 把 ADCMPOP 置 1；

9.2 ADC 的工作原理

9.2.1 启动转换

要启用 ADC 模块，必须将 ADCON0 寄存器的 ADON 位置 1。

若 ADEX=0 时，将 ADCON0 寄存器的 GO/DONE 位置 1 将启动 AD 转换。

若 ADEX=1 时，需要外部触发信号才能启动，并且硬件置位 GO/DONE 位，程序置位 ADGO 无效。

注意：

1. 不应在打开 ADC 的那条指令中将 GO/DONE 位置 1。请参见第 9.2.7 节“A/D 转换步骤”
2. 不应在启动 ADC 转换后或等待外部触发时更改 AD 配置。
3. 置位 ADGO 后需要等待一个系统周期才可读回 ADGO 标志。

9.2.2 转换完成

转换完成时，ADC 模块将：

- 将 GO/DONE 位清零
- 将 ADIF 标志位置 1
- 用新的转换结果更新 ADRESH:ADRESL 寄存器
- 若使能阈值比较功能，则更新 ADCMPO 比较结果

9.2.3 终止转换

当 ADEX=0，ADC 处于软件触发状态，如果转换必须在完成前被终止，可用软件将 GO/DONE 清零。那么 ADC 将不会更新这次转换数据。当 ADEX=1，ADC 处于硬件触发状态，如果需要终止转换，则需要将 ADON 置 0，关闭 ADC 的使能开关。

注意：器件复位将强制所有寄存器回到其复位状态。这样，ADC 模块就被关闭，并且任何待处理的转换均被终止。

9.2.4 休眠模式下 ADC 的工作

ADC 模块可在休眠期间工作，这要求打开 SYSON 位。

ADC 需要等待 $4 \cdot T_{AD}$ 后才开始转换。这允许软件在设置 ADGO 后，执行一个 SLEEP 指令置 MCU 于 SLEEP 模式，从而降低 ADC 转换期间的系统噪声。

如果允许 ADC 中断，转换完成后器件将从休眠唤醒。如果禁止 ADC 中断，ADC 模块在转换完成后关闭，尽管 ADON 位保持置 1 状态。

如果 SYSON 未打开，执行一条 SLEEP 指令将使当前转换强制中止，ADC 模块被直接关闭，尽管 ADON 位保持置 1 状态。

如果需要在休眠模式下搭配其它模块一起使用，具体请参见相应的功能配置章节，如 TIMER、GPIO、CLK 管理模块。

9.2.5 外部触发器

除了通过软件启动 AD 转换外，还可以通过硬件触发方式启动 AD 转换。在 ADEX 置 1 后，可选择 PWM 通道的边沿或周期、管脚边沿等触发信号自动触发启动 AD 转换（硬件自动置位 GO/DONE）。这允许在没有软件介入的情况下，定期进行 AD 转换。

通过 ETGSEL (ADCON2[2:0]) 和 ETGTYP (ADCON2[5:4]) 设置来选择触发源和触发类型。同时，还可以在外部触发信号与启动 AD 转换之间插入触发延时。

在 AD 模块转换过程中(GO/DONE = 1)，任何软件或硬件触发信号都是无效的。若这时停止转换，清零 ADGO 并不会停止触发延时计数。可清零 ADEX 停止触发延时计数。

只有配置 TIMER 为 PWM 输出模式并且使能 PWM 输出时，才会产生 AD 触发信号。更多信息请参见相应的 TIMER 章节。

注意：

当 LEBEN=1 时，外部触发器被禁止。这种情况下，可以选择把 LEBADT 置 1，此时 ADON 和 ADEX 必须设置为 1。在消隐周期结束后会触发一次 AD 转换（硬件自动置位 GO/DONE）。

9.2.6 A/D 转换步骤

以下是使用 ADC 进行模数转换的步骤示例：

1. 配置端口：
 - 禁止引脚输出驱动器（见 TRIS 寄存器）
 - 将引脚配置为模拟
2. 配置 ADC 模块：
 - 选择 ADC 转换时钟
 - 配置参考电压
 - 选择 ADC 输入通道
 - 配置触发源、类型及延时
 - 选择转换结果的格式
 - 配置 ADC 结果阈值比较
 - 打开 ADC 模块
3. 配置 ADC 中断（可选）：
 - 将 ADC 中断标志清零
 - 允许 ADC 中断
 - 允许外设中断
 - 允许全局中断
4. 等待所需稳定时间 $T_{ST}^{(1)}$
5. 将 GO/DONE 置 1 启动转换或等待硬件触发；
6. 等待一个系统周期才可回读 GO/DONE；
7. 通过以下情况之一等待 ADC 转换完成：
 - 查询 GO/DONE 位
 - 等待 ADC 中断（允许中断时）
8. 读取 ADC 结果；
9. 将 ADC 中断标志清零（在允许了中断的情况下这一步是必需的）。

以下是一段示例代码：

```

BANKSEL  ADCON1      ;
LDWI     B'11110101' ;Right justify, ADC Frc clock
STR      ADCON1      ;Vref+ VDD , Vref- GND
BANKSEL  TRISB       ;
BSR      TRISB,7     ;Set PB7 to input
BANKSEL  ANSELA      ;
BSR      ANSELA,0    ;Set PB7 to analog
BANKSEL  ADCON0      ;
LDWI     B'00000001' ;Select channel AN0,
STR      ADCON0      ;Turn ADC On
BSR      ADCON0,ADGO ;Start conversion (ADC stable time)
NOP      ;ADGO ReadBack WaitTime
BTSC     ADCON0,ADGO ;Is conversion done?
LJUMP    $-1         ;No, test again
BANKSEL  ADRESH      ;
LDR      ADRESH,W    ;Read upper 4 bits
STR      RESULTHI    ;store in GPR space
BANKSEL  ADRESL      ;
LDR      ADRESL,W    ;Read lower 8 bits
STR      RESULTLO    ;Store in GPR space
    
```

注意：

1. T_{ST} 时间是 ADC 的稳定时间(15 个 T_{AD})，每次关闭 AD 转换再启动时需要等待 T_{ST} ；

9.3 A/D 采集时间要求





图 9.7 ADC 软件触发转换时序图

为了使 ADC 达到规定的精度，必须使充电保持电容（CHOLD）充满至输入通道的电平。模拟输入模型请参见图 9.8。源阻抗（RS）和内部采样开关（RSS）阻抗直接影响电容 CHOLD 的充电时间。采样开关（RSS）阻抗随器件电压（VDD）的变化而变化，参见图 12.6。建议模拟信号源的最大阻抗为 10kΩ。采集时间随着源阻抗的降低而缩短。在选择（或改变）模拟输入通道后，必须在开始转换前完成采集。



图注:

- CPIN = 输入电容
- VT = 门限电压
- ILEAKAGE = 结点漏电流
- RIC = 互联电阻
- SS = 采样开关
- CHOLD = 采样保持电容

图 9.8 模拟输入模型

9.4 与 ADC 相关寄存器汇总

名称	地址	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	复位值
ADRESL	0x09B	A/D 结果寄存器的低字节								0000 0000
ADRESH	0x09C	A/D 结果寄存器的高字节								0000 0000
ADCON0	0x09D	—	CHS<2:0>			—	ADEX	GO/DONE	ADON	-000 -000
ADCON1	0x09E	ADFM	ADCS<2:0>			ADNREF<1:0>		ADPREF<1:0>		0000 0000
ADCON2	0x09F	ADINTREF<1:0>		ETGTYP<1:0>		ADDLY.8	ETGSEL<2:0>			0000 0000
ADDLY	0x01F	ADDLY<7:0> / LEBPRL<7:0>								0000 0000
ADCON3	0x41A	ADFBEN	ADCMPOP	ADCM PEN	ADCMPO	LEBADT	—	ELVDS<1:0>		0000 0-00
ADCM PH	0x41B	ADCM PH<7:0>								0000 0000
LEB CON	0x41C	LEBEN	LEBCH		—	EDGS	BKS2	BKS1	BKS0	000- 0000

注: ADCON2、ADDLY、ADCON3、LEB CON 即使在 PCKEN 的 ADCEN 位为 0 时也可以读写。

9.4.1 ADRESL, 地址 0x9B

Bit	7	6	5	4	3	2	1	0
Name	ADRESL<7:0>							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW

Bit	Name	Function
7:0	ADRESL<7:0>	ADC 结果寄存器的低字节 ADFM=0 时, ADRESL[7:4]为 12 位转换结果的低 4 位, 其余为 0。 ADFM=1 时, ADRESL[7:0]为 12 位转换结果的低 8 位。

9.4.2 ADRESH, 地址 0x9C

Bit	7	6	5	4	3	2	1	0
Name	ADRESH<7:0>							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW

Bit	Name	Function
7:0	ADRESH<7:0>	ADC 结果寄存器的高字节 ADFM=0 时, ADRESH[7:0]为 12 位转换结果的高 8 位。 ADFM=1 时, ADRESH[3:0]为 12 位转换结果的高 4 位, 其余为 0。

9.4.3 ADCON0, 地址 0x9D

Bit	7	6	5	4	3	2	1	0
Name	—	CHS<2:0>			—	ADEX	GO/DONE	ADON
Reset	—	0	0	0	—	0	0	0
Type	RO.0	RW	RW	RW	RO.0	RW	RW	RW

Bit	Name	Function
6:4	CHS<2:0>	模拟通道选择位 000 = AN0 001 = AN1 010 = AN2 011 = AN3 100 = AN4 101 = AN5 110 = AN6 111 = 1/4 V _{DD} 其余保留
3	N/A	保留: 读为 0
2	ADEX	ADC 触发信号类型选择 该位决定启动ADC 的触发条件 0 = 当软件设定 GO/DONE 位, 启动AD 转换 1 = 需要外部触发信号触发才可启动 AD 转换, 触发事件置位 GO/DONE 位。 外部触发信号条件由寄存器 ETGSEL<2:0>和 ETGTYP<1:0>决定。
1	GO/DONE	AD 转换状态位 (硬件触发事件直接置位) 将该位置 1 可启动 A/D 转换周期。当 A/D 转换完成以后, 该位由硬件自动清零。 0 = A/D 转换完成/未进行。 1 = A/D 转换正在进行或硬件触发延时正在计数。
0	ADON	ADC 使能位 0 = ADC 被禁止且不消耗工作电流 1 = ADC 被使能

9.4.4 ADCON1, 地址 0x9E

Bit	7	6	5	4	3	2	1	0
Name	ADFM	ADCS<2:0>			ADNREF<1:0>		ADPREF<1:0>	
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW

Bit	Name	Function
7	ADFM	ADC 结果格式选择位 1 = 右对齐。装入转换结果时, ADRESH 的高 4 位被设置为 0。 0 = 左对齐。装入转换结果时, ADRESL 的低 4 位被设置为 0。
6:4	ADCS<2:0>	ADC 转换时钟选择位 000 = $F_{osc}/2$ 001 = $F_{osc}/8$ 010 = $F_{osc}/32$ 011 = F_{RC} (由专用RC 振荡器提供时钟) 100 = $F_{osc}/4$ 101 = $F_{osc}/16$ 110 = $F_{osc}/64$ 111 = F_{RC} (由专用RC 振荡器提供时钟)
3:2	ADNREF	ADC 负参考电压配置位 (使用 PA0 连接外部参考电压或外部电容) 00 = Int Vref (内部参考电压) 01 = GND 10 = Int Vref + Ext Cap (内部参考电压 + 外部电容) 11 = Ext Vref (外部参考电压)
1:0	ADPREF	ADC 正参考电压配置位 (使用 PA1 连接外部参考电压或外部电容) 00 = Int Vref (内部参考电压) 01 = V_{DD} 10 = Int Vref + Ext Cap (内部参考电压 + 外部电容) 11 = Ext Vref (外部参考电压)

9.4.5 ADCON2, 地址 0x9F

Bit	7	6	5	4	3	2	1	0
Name	ADINTREF<1:0>		ETGTYP<1:0>		ADDLY.8	ETGSEL<2:0>		
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW

Bit	Name	Function
7:6	ADINTREF<1:0>	ADC 内部参考电压配置位 00 = 0.5V 01 = 2V 10 = 3V 11 = float (悬空)
5:4	ETGTYP<1:0>	外部触发信号类型选择 当 ADEX 置 1, 该位决定响应外部触发的类型 00 = PWM 或 ADC_ETR 脚的下降沿 01 = PWM 或 ADC_ETR 脚的上升沿 10 = 一个 PWM 周期的中点 11 = 一个 PWM 周期的终点 注: PWM 周期中点或终点触发仅适用于中心对齐模式的 PWM 输出
7	ADDLY.8 /LEBPR9	ADC 外部触发延时计数器阈值 第 8 位 详见 ADDLY 寄存器描述
2:0	ETGSEL<2:0>	外部触发源选择 当 ADEX 为 1, 该位选择外部触发 ADC 的来源 选择 PWM 源时需要配置 TIMER 为 PWM 输出模式并使能输出。 000 = PWM0 (TIM1_CH1) 001 = PWM1 (TIM1_CH2) 010 = PWM2 (TIM1_CH3) 011 = PWM3 (TIM1_CH4) 100 = PWM4 (TIM2_CH1) 101 = PWM5 (TIM2_CH2) 110 = PWM6 (TIM2_CH3) 111 = ADC_ETR

9.4.6 ADDLY/LEBPRL, 地址 0x1F

Bit	7	6	5	4	3	2	1	0
Name	ADDLY<7:0>							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW

Bit	Name	Function
7:0	ADDLY<7:0>	ADC 外部触发启动延时计数器阈值低位 该 8 位寄存器与 ADCON2.7 组成 9 位计数器, 用于在外部触发启动 ADC 之前加入一段延迟。延迟计数器结束再开始 ADC 转换 外部延迟时间 = (ADDLY+6)/F _{ADC} 注, 该延时仅当 ADEX 置 1 时有效。如果启用 PWM 输出触发 ADC 功能, 在 PWM 运行过程中不得更改 ADDLY 计数值。同时复用为前沿消隐计数阈值

9.4.7 ADCON3, 地址 0x41A

Bit	7	6	5	4	3	2	1	0
Name	ADFBEN	ADCMPOP	ADCM PEN	ADCMPO	LEBADT	—	ELVDS	
Reset	0	0	0	0	0	—	0	0
Type	RW	RW	RW	RO	RW	RO-0	RW	RW

Bit	Name	Function
7	ADFBEN	ADC 比较结果响应故障刹车使能 0 = 禁止 1 = ADC 触发故障刹车功能使能
6	ADCMPOP	ADC 比较器输出极性选择位 0 = 若 ADC 结果的高八位大于或等于 ADCMPH[7:0], ADCMPO 为 1 1 = 若 ADC 结果的高八位小于ADCMPH[7:0], ADCMPO 为 1
5	ADCM PEN	ADC 结果比较使能位 0 = ADC 结果比较功能关闭 1 = ADC 结果比较功能打开
4	ADCMPO	ADC 比较结果输出位 该位输出 ADCMPOP 设定的比较输出结果。每次 AD 转换结束都会更新输出
3	LEBADT	前沿消隐周期结束后, ADC 触发使能 1 = 触发 ADC 转换 0 = 不触发 ADC 转换
2	N/A	保留: 读为 0
1:0	ELVDS	外部LVD 管脚输入选择, 只有当 LVDM 为 1 时才有效 00 = ELVD0 01 = ELVD1 10 = ELVD2 11 = ELVD3

9.4.8 ADCMPH, 地址 0x41B

Bit	7	6	5	4	3	2	1	0
Name	ADCMPH<7:0>							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW

Bit	Name	Function
7:0	ADCMPH<7:0>	ADC 比较阈值 仅 8 位, 用于ADC 结果高 8 位比较。

10. 高级定时器 TIM1

10.1. 特性

- 16bit 的向上计数、向下计数或者上/下计数器，支持自动重载
- 支持可编程预分频的计数时钟
- 支持 4 个独立的捕捉比较通道，通道可支持：
 - 输入捕捉
 - 输出比较
 - 边沿或中心对称 PWM
 - 单脉冲输出
 - 6 步 PWM
- PWM 互补输出和可编程死区时间
- 可编程的重复计数器
- 刹车功能，使输出停止在一个复位态或者一个预设状态
- 中断事件：
 - 更新事件：计数器溢出，计数器初始化
 - 触发事件：触发计数开始与停止，计数器初始化或外部触发事件
 - 输入捕捉事件
 - 输出比较事件
 - 刹车输入有效事件
- 外部时钟的触发计数
- 前沿消隐

10.2. 原理框图




图 10.1 TIM1 原理框图

10.3. 功能描述

整个 TIM1 可以分为三个大的功能部分：计数基本单元、计数控制和捕捉比较通道。计数基本单元分为向上/向下计数器、自动加载寄存器、重复计数器和预分频器；计数控制器又分为计数触发源，模式控制；捕捉比较通道分为捕捉输入通道，输出比较通道，死区产生和输出控制。

10.4. 计数基本单元




图 10.2 计数基本单元

16 位计数器，预分频器，自动重载寄存器和重复计数寄存器都能由软件进行读写。

10.4.1.1. 计数基本单元组成

10.4.1.1.1. 16 位计数器

16 位计数器的读写：

- TIM1CNTRH/L 能在任何时候进行写操作；但是建议为了避免出现不正确的中间状态，不要在计数器运行的时候进行写操作
- TIM1CNTRH/L 的写操作是没有顺序限制的：可以先写高位也可以先写低位
- TIM1CNTRH/L 能在任何时候进行读操作；但是因为此设计是异步设计，所以在计数器运行期间进行读操作可能读出不正确的数值，需要读两次，比较两次数值是否一致；如果一致，则读出的数值是正确的数值；否则，读出数值是错误的。

10.4.1.1.2. 预分频器

计数时钟可以进行 16bit 的时钟预分频，分频系数为 1~65536。

下列是计算计数器时钟分频的公式：

$$f_{CK_CNT} = f_{CK_PSC} / (PSCR[15:0] + 1);$$

PSCR 为实际装入预分频器影子寄存器的值

预分频支持分频自动更新，即在更新事件发生后，能够自动改变预分频值。当 T1CEN 为 0 时，写入预分频寄存器的值也能直接加载实际应用的预分频寄存器中。

配置步骤示例：

1. 使能 TIM1 模块时钟并选择 TIM1 时钟源
2. 配置计数周期
3. 配置占空比
4. 配置预分频
5. 使能计数器

示例对应时序图：




图 10.3 预分频为 1 时的计数器计数图

10.4.1.1.3. 自动重载寄存器

自动重载寄存器由一个预加载寄存器和一个影子寄存器组成。
写自动重载寄存器的三种方式：

- 方式 1：计数器使能位打开并且周期预加载使能(T1ARPE=1)。在这种模式下，写入自动重载寄存器的值保存在预加载寄存器中，并在下一个更新事件到来时传送到影子寄存器中进行使用。如下图所示：




图 10.4 T1CEN=1 且 T1ARPE=1，周期寄存器(T1ARR)加载图

- 方式 2：计数器使能位打开并且周期预加载关闭(T1ARPE=0)。在这种模式下，写入自动重载寄存器的数值直接传送到影子寄存器中进行使用。如下图所示：




图 10.5 T1CEN=1 且 T1ARPE=0，周期寄存器(T1ARR)加载图

- 方式 3: 当计数器使能位(T1CEN)关闭时, 不管周期预加载(T1ARPE)使能还是关闭, 写入自动重载寄存器的数值直接传送到影子寄存器中进行使用。如下图所示:




图 10.6 T1CEN=0, 周期寄存器(T1ARR)加载图

10.4.1.1.4. 更新事件

更新事件(UEV)的产生:

- 计数器上溢或下溢
- 通过软件设置 TIM1EGR 寄存器中的 T1UG 位
- 设置为复位模式时, 触发事件的到来

更新事件的影响:

- 影响 1: 某些预加载的寄存器(具体寄存器可查看寄存器表格)在预加载使能的情况下都能被更新为最新值。各类预加载寄存器的总结如下表所示:

在更新事件下, 可进行预加载的寄存器	TIMARRH/L	TIM1PSCRH/L	TIM1CCRxH/L
相应的预加载使能位	T1ARPE	没有使能位, 预加载在计数器使能(T1CEN=1)时一直有效	T1OCxPE

表 10.1 更新事件相关的预加载寄存器 vs 预加载使能位




图 10.7 更新事件下，预加载寄存器的更新图

- 影响 2: 若 T1UDIS=0, 当产生更新事件时, 更新标志位(T1UIF)被置位; 反之, T1UDIS=1 时, 不产生更新事件, 更新标志位(T1UIF)也不会被置位。如下图所示:




图 10.8 更新事件下且 T1UDIS=0, 更新标志位变化图

- 影响 3: 单次脉冲模式下, 更新事件的到来会使计数器使能位(T1CEN)关闭, 计数器停止计数。关于单次脉冲模式的详细说明可查看 10.3.3.3 章节内容。
- 影响 4: 故障事件撤消后, 如果 T1AOE=1, PWM 将在更新事件后恢复正常输出。关于故障刹车事件的详细说明可查看 10.3.8 章节内容。

10.4.1.1.5. 换相事件

换相事件实际上是捕捉/比较控制位更新事件, 用于更新控制输入输出的预加载位; 换相事件预加载功能使得计数器在运行过程中改变输出控制位, 而不影响上一个 PWM 波形的完整输出。

换相事件(COM)的产生:

- 通过软件设置 TIM1EGR 寄存器中的 T1COMG 位
- 配置为输入通道并且开启更新控制选择位(T1COMS=1)时, 触发事件的到来
用于产生换相事件的触发事件实际是计数触发源, 关于计数触发源的详细描述可查看 10.3.2.2 章节内容。

换相事件的影响:

- 影响 1: 某些预加载的寄存器(具体寄存器可查看寄存器表格)在预加载使能的情况下都能被更新为最新值。各类预加载寄存器位的总结如下表所示:
- 影响 2: 当产生换相事件时, 换相事件标志位(T1COMIF)被置位。

换相事件下, 可进行预加载的寄存器位	T1SMOD	T1GP	T1CC1E T1CC2E T1CC3E	T1CC1NE T1CC2NE T1CC3NE	T1CC1P T1CC2P T1CC3P	T1CC1NP T1CC2NP T1CC3NP	T1OC1M T1OC2M T1OC3M
预加载使能位	T1CCPC						

表 10.2 换相事件相关的预加载寄存器 vs 预加载使能位

10.4.1.2. 向上计数模式




图 10.9 向上计数模式

在向上计数模式中, 计数器从 0 开始计数向上计数, 计到 TIM1_ARR 寄存器所设数值。然后重新从 0 开始计数并产生一个计数器上溢事件; 如果 T1UDIS 设为 0, 那么还会产生一个更新事件 UEV。

10.4.1.3. 向下计数模式




图 10.10 向下计数模式

在向下计数模式中，计数器从 TIM1_ARR 寄存器设置的自动重载值开始向下计数，直到计到 0。然后重新从自动重载值开始计数并产生一个计数器下溢事件；如果 T1UDIS 设为 0，那么还会产生一个更新事件 UEV。

10.4.1.4. 中心对齐模式




图 10.11 中心对齐模式，T1DIR 初始化为 0




图 10.12 中心对齐模式，T1DIR 初始化为 1

在中心对齐模式中，计数器从 0 开始向上计数，计到自动重载值。这时会产生一个计数器上溢事件。然后计数器开始向下计数计到 0，产生一个下溢事件。计数器不断地重复上述的计数过程。

在这个模式下，方向位(T1DIR)不能进行写操作。方向位会由硬件设置成当前计数器的计数方向。

中心对齐模式所需注意事项：

- 当在中心对齐模式下开始计数时，当前的配置会被使用 – 计数开始值为写入 TIM1CNTRH/L 中的值，计数开始方向决定于写入 TIM1CR1 寄存器中的 T1DIR 位。注意 T1DIR 位和 T1CMS 值不能被软件同时改写。

- T1DIR 位在 T1CMS 不等于 00 时，为只读寄存器，无法进行写操作；所以如果想要配置计数器的初始计数方向，需要先配置计数方向(T1DIR)，再配置计数模式(T1CMS)。
- 运行在中心对齐模式下时，不建议写计数器值(TIM1CNTRH/L)，因为可能会产生意想不到的结果。
 如果写入计数器的值大于自动加载值(TIM1_CNT > T1ARR)，计数方向可能不会进行更新。
 如果写入计数器的值为 0 或为 T1ARR，计数方向会进行更新但更新事件(UEV)不会产生。

配置步骤示例：

1. 使能 TIM1 模块时钟并选择 TIM1 时钟源
2. 配置计数周期预加载使能(T1ARPE=1)
3. 配置计数周期(T1ARR=06H)，占空比
4. 配置初始计数方向为向上计数(T1DIR=0)
5. 配置计数模式为中央对齐模式 1(T1CMS=01)
6. 配置预分频(T1PSC=0)
7. 使能计数器

示例对应时序图：




图 10.12 中心对齐模式下，计数时序图

10.4.1.5. 重复向下计数器

重复计数器是 8bit 的向下计数器，会在每次 timer 上溢或下溢时-1；只有当重复向下计数器减到 0 时，计数器上溢或下溢才会产生更新事件(UEV)；使用重复计数器能够设定更新事件的频率，这在产生特定数量 PWM 信号时非常有用，如图 10.14 所示。

重复向下计数器自减事件：

- 计数器向上计数模式下，每个计数上溢事件都会使重复计数器减 1。
- 计数器向下计数模式下，每个计数下溢事件都会使重复计数器减 1。
- 计数器中心对齐模式下，每个计数上溢或下溢事件都会使重复计数器减 1。

重复向下计数器是自动重载的，当发生了更新事件(UEV)时，会将 TIM1RCR 寄存器中的值自动重载到重复向下计数器中。如下图所示：




图 10.13 T1REP=2，重复计数器计数时序图

配置产生特定个数 PWM 信号的步骤示例：


1. 使能 TIM1 模块时钟并选择 TIM1 时钟源
2. 配置 TIM1 通道相对应的端口为输出端口
3. 开启更新事件中断
4. 配置计数周期(T1ARR)，占空比(T1CCRx)
5. 需要开启周期预加载(T1ARPE)和占空比预加载功能(T1OCxPE)
6. 配置计数方向为向上计数(T1DIR=0)
7. 配置输出比较模式(T1OCxM=3'b111)为 PWM2 输出模式，并配置通道使能
8. 打开自动主输出使能(T1AOE=1)位
9. 使能计数器
10. 在更新事件中断中，重新更改计数周期，占空比等配置

以下是一段示例代码：

```

BANKSEL PCKEN      ;
BSR      PCKEN,0   ; 使能 TIM1 模块时钟
BANKSEL INTCON     ;
LDWI     H'00'     ;
STR      INTCON    ; 开启全局中断使能和外设中断使能
BANKSEL TCKSRC     ;
LDWI     H'01'     ;
STR      TCKSRC    ; 选择 TIM1 时钟源为 HIRC
BANKSEL TRISA      ;
LDWI     H'FE'     ;
STR      TRISA     ; 配置 PA0 为通道 1 的输出通道
BANKSEL TIM1ARRL   ;
LDWI     H'1F'     ;
STR      TIM1ARRL  ; 将输出波形周期配置为 32
LDWI     H'10'     ;
STR      TIM1CCR1L ; 将输出波形占空比配置为 16
LDWI     H'02'     ;
STR      TIM1RCR   ; 将重复计数器配置为 2
BSR      TIM1BKR,6 ; 打开自动主输出使能位
BANKSEL TIM1CCMR1  ;
LDWI     H'70'     ;
STR      TIM1CCMR1 ; 配置通道 1 为 PWM2 模式输出
BSR      TIM1IER,0 ; 开启更新事件中断
LDWI     H'01'     ;
STR      TIM1CCER1 ; 使能通道 1
BANKSEL TIM1CR1    ;
LDWI     H'81'     ; 开启计数器计数使能位
STR      TIM1CR1   ; 开启计数器计数使能位和周期预加载使能位
INT:
BANKSEL TIM1ARRL   ;
LDWI     H'14'     ;
STR      TIM1ARRL  ; 将输出波形周期配置为 20
    
```

上述示例对应示意图：



10.4.1.6. 图 10.14 利用重复计数器输出 3 个特定的 PWM 的时序图

注意:

由于重复计数器只有在周期更新事件(UEV)发生时才重载 T1REP 值, 对 TIM1RCR 寄存器写入的新值只在下次周期更新事件发生时才起作用, 所以建议当配置 T1REP 不为 0 时, 在第一个更新事件之后再打开更新事件中断。

10.4.1.7. 计数控制器




图 10.15 时钟/触发控制器框图

时钟/触发控制器允许配置各种计数器时钟源, 输入触发和输出触发。

10.4.1.8. 计数器时钟源

计数器总共有 3 种时钟源类别的选择:

- 内部时钟源(CK_CNT)
- 外部时钟源(ETR)
- 输入触发源(TRGI)

其中 ETR 是外部输入的异步信号，由于时钟同步的需求，因此 ETR 的时钟周期必须大于内部的计数器时钟周期的 2 倍。

其中的内部时钟源(CK_CNT)可由 TCKSRC 寄存器进行选择，总共有以下 8 种时钟选择:

- 系统时钟/主时钟
- HIRC
- XT 时钟/外部时钟
- HIRC 的 2 倍频
- XT 时钟/外部时钟的 2 倍频
- LIRC
- LP 时钟/外部时钟
- LP 时钟/外部时钟的 2 倍频




图 10.16 内部时钟源并且预分频为 1 时，计数器计数时序图

10.4.1.9. 计数触发源

本章节所述的触发源是计数触发源，而非捕捉源；计数触发源来自 ETR 端口和通道 1/2 对应的输入端口，来自通道 1/2 的计数触发源与通道 1/2 的捕捉源是一致的；计数触发源不能来自通道 3/4，通道 3/4 的输入只能作为对应的通道捕捉源。关于捕捉源的详细描述可查看 10.3.3.1 章节内容。

当 T1SMS=000 时，计数由内部时钟驱动，使能 T1CEN 即可触发计数；但是在计数控制模式(T1SMS !=0)下，需要触发源，这些触发源由 TIM1CR1 寄存器中的 T1TS[2:0]位进行选择，总共有以下 4 种计数触发源:

- (1) 输入源 T1 的边沿检测(TI1F_ED);
- (2) 滤波后的通道 1 输入(TI1FP1);
- (3) 滤波后的通道 2 输入(FI2FP2);
- (4) 外部触发输入(ETRF);

10.4.1.10. 计数控制模式选择

TIM1 除了有向上计数、向下计数、中央对齐计数方式之外，还有 4 种计数控制模式，需要计数触发源的配合使用；计数模式的选择由 TIM1SMCR 寄存器中的 T1SMS[2:0]去控制，下列是 9 种计数模式：

- (1) 内部时钟模式：
计数由内部时钟(CK_CNT)驱动。
- (2) 译码模式 1：
根据 TI1FP1 的电平，在 TI2FP2 的边沿进行上计数或下计数；
- (3) 编码模式 2：
根据 TI2FP2 的电平，在 TI1FP1 的边沿进行上计数或下计数；
- (4) 译码模式 3：
根据其他输入电平，在 TI1FP1 和 TI2FP2 的边沿进行上计数或下计数；
- (5) 复位模式：
在选中的触发输入(TRGI)的上升沿时重新初始化计数器，并且产生一个更新寄存器的信号。
- (6) 门控模式：
当触发输入(TRGI)为高时，计数器的时钟开启。一旦触发输入变为低，则计数器停止(但不复位)。计数器的启动和停止都是受控的。
- (7) 触发模式：
计数器在触发输入 TRGI 的上升沿启动(但不复位)，只有计数器的启动是受控的。
- (8) 外部时钟模式 1：
计数由触发输入(TRGI)信号进行驱动
- (9) 外部时钟模式 2：
计数由外部触发输入信号(ETRF)进行驱动

各个模式更详细的描述参照 TIM1SMCR 寄存器的描述，使用各种控制模式时需注意以下事项：

1. 在配置复位模式和触发模式时，可以通过配置 T1CCxNP/T1CCxP 来配置选择触发的边沿，具体参照 T1CCxNP/T1CCxP 的描述。
2. 译码模式下，其输入的信号可以选择极性，通过配置 T1CCxP 进行选择。
3. 门控模式只能选择部分触发源；因为输入源 T1 的边沿检测(TI1F_ED)是脉冲式触发源，所以不能在门控模式下选择为触发源。
4. 外部时钟模式 1 比外部时钟模式 2 的优先级更低。

10.4.1.10.1. 内部时钟模式

内部时钟(CK_CNT)模式下，在软件配置计数器使能(T1CEN)之后，计数器开始由内部时钟(CK_CNT)驱动下进行计数；如图 10.16 所示。

10.4.1.10.2. 编码器模式

编码器模式主要应用在电机控制。总共有以下 3 种计数方式：

- (1) 当 T1SMS=001 时，计数器只在 TI2 沿计数
- (2) 当 T1SMS=010 时，计数器只在 TI1 沿计数
- (3) 当 T1SMS=011 时，计数器在 TI1 沿和 TI2 沿计数

详情如下表所示：

有效计数沿	相对信号的电平值 (TI1FP1 for TI2) (TI2FP2 for TI1)	TI1FP1 信号		TI2FP2 信号	
		上升	下降	上升	下降
TI1	高	向下	向上	——	——
	低	向上	向下	——	——
TI2	高	——	——	向上	向下
	低	——	——	向下	向上
TI1 or TI2	高	向下	向上	向上	向下
	低	向上	向下	向下	向上

表 10.3 计数方向 vs 译码信号

编码器模式的工作方式像是带方向选择的外部时钟。根据 TI1 和 TI2 信号的组合，计数器在 0 至 T1ARR 之间连续的进行计数，计数方向是随着 TI1 和 TI2 信号的组合不断变化的。在这个模式下，捕捉功能，比较功能和输出都能正常工作；预分频功能在此模式下不起作用并且此模式无法与外部时钟模式 2 兼容。

编码模式的步骤示例：

1. 配置输入捕捉寄存器的值 – 配置输入捕捉滤波器；配置捕捉预分频器
2. 将通道配置为输入捕捉通道 T1CC1S=01，并将 IC1 映射在 TI1FP1 上
将通道配置为输入捕捉通道 T1CC2S=01，并将 IC2 映射在 TI2FP2 上
3. 写 T1CC1P=0，选择 IC1 极性不取反，IC1=TI1；写 T1CC2P=0，选择 IC2 极性不取反，IC2=TI2
4. 通过写 T1SMS=011，将 TIM1 配置为编码器 3 模式，上升沿与下降沿均可触发计数
5. 置位 T1CEN，启动计数器

以下是一段示例代码：

```

BANKSEL PCKEN      ;
BSR          PCKEN,0      ; 使能 TIM1 模块时钟
BANKSEL TCKSRC      ;
LDWI         H'01'       ;
STR          TCKSRC      ; 选择 TIM1 时钟源为 HIRC
BANKSEL TRISA       ;
LDWI         H'FF'       ;
STR          TRISA       ; 配置 PA0 为通道 1 的输入通道，PA1 为通道 2 的输入通道
BANKSEL TIM1CCMR1   ;
LDWI         H'01'       ;
STR          TIM1CCMR1   ; 配置通道 1 为 IC1 映射在 TI1FP1 上
LDWI         H'02'       ;
STR          TIM1CCMR2   ; 配置通道 2 的 IC2 映射在 TI1FP2 上
LDWI         H'53'       ;
STR          TIM1SMCR    ; 配置 TIM1 为编码器 3 模式
LDWI         H'11'       ;
STR          TIM1CCER1   ; 使能通道 1/2
BANKSEL TIM1CR1     ;
BSR          TIM1CR1,0   ; 开启计数器计数使能位
    
```

上述示例代码对应示意图：




图 10.17 编码器模式 3 下，计数器计数示意图

10.4.1.10.3. 复位模式

当触发输入事件到来时，计数器和计数器预分频都会被初始化。如果此时 T1URS 为 0 且 T1UDIS 也为 0，则会产生一个更新事件，同时所有的预加载寄存器都会被更新。

复位模式的步骤示例：

1. 配置输入捕捉寄存器的值 – 配置输入捕捉滤波器 T1IC1F=000；配置捕捉预分频器 T1IC1PSC=0
2. 将通道配置为输入捕捉通道 T1CC1S=01，并将 IC1 映射在 TI1FP1 上
3. 写 T1CC1P=0，选择检测触发上升沿的到来
4. 通过写 T1SMS=100，将 TIM1 配置为复位模式。同时写 T1TS=101，选择 TI1 为输入触发源
5. 置位 T1CEN，启动计数器

以下是一段示例代码：

```

BANKSEL  PCKEN          ;
BSR      PCKEN.0       ; 使能 TIM1 模块时钟
BANKSEL  TCKSRC        ;
LDWI     H'01'         ;
STR      TCKSRC        ; 选择 TIM1 时钟源为 HIRC
BANKSEL  TRISA         ;
LDWI     H'FF'         ;
STR      TRISA         ; PA0 为通道 1 的输入通道
BANKSEL  TIM1CCMR1     ;
LDWI     H'01'         ;
STR      TIM1CCMR1     ; 配置通道 1 的 IC1 映射在 TI1FP1 上
LDWI     H'54'         ;
STR      TIM1SMCR      ; 配置 TIM1 为复位模式，触发源为 TI1FP1
LDWI     H'01'         ;
STR      TIM1CCER1     ; 使能通道 1 并且为上升沿触发
BANKSEL  TIM1CR1       ;
BSR      TIM1CR1.0     ; 开启计数器计数使能位
    
```

当 TI1 的上升沿到来时，计数器被清 0 并从 0 开始重新计数。与此同时与此同时，触发标志位(TIF)会被置位，在触发中断使能的情况下还会产生一个中断请求。如下列示例对应时序图所示：




图 10.18 复位模式下，计数器计数时序图

10.4.1.10.4. 门控模式

依据选择的触发输入的电平值，计数器会被使能。此模式下，计数器的运行和停止都是受控的。
门控模式的步骤示例：

1. 使能 TIM1 模块时钟并选择 TIM1 时钟源
2. 配置输入捕捉寄存器的值 – 配置输入捕捉滤波器 T1IC1F=000；配置捕捉预分频器 T1IC1PSC=0
3. 将通道配置为输入捕捉通道 T1CC1S=01，并将 IC1 映射在 TI1FP1 上
4. 写 T1CC1P=1，选择检测输入低电平的到来
5. 通过写 T1SMS=101，将 TIM1 配置为门控模式。同时写 T1TS=101，选择 TI1 为输入源
6. 置位 T1CEN，使能计数器(在门控模式下，需要开启 T1CEN；在此基础上，才能由输入源控制计数器的运行与停止)

以下是一段示例代码：

```

BANKSEL  PCKEN          ;
BSR      PCKEN,0        ; 使能 TIM1 模块时钟
BANKSEL  TCKSRC        ;
LDWI     H'01'          ;
STR      TCKSRC         ; 选择 TIM1 时钟源为 HIRC
BANKSEL  TRISA          ;
LDWI     H'FF'          ;
STR      TRISA          ; PA0 为通道 1 的输入通道
BANKSEL  TIM1CCMR1     ;
LDWI     H'01'          ;
STR      TIM1CCMR1     ; 配置通道 1 的 IC1 映射在 TI1FP1 上
LDWI     H'55'          ;
STR      TIM1SMCR       ; 配置 TIM1 为门控模式，触发源为 TI1FP1
LDWI     H'03'          ;
STR      TIM1CCER1     ; 使能通道 1 并且低电平输入为有效电平
BANKSEL  TIM1CR1       ;
BSR      TIM1CR1,0     ; 开启计数器计数使能位BTSS
          TIM1SR1,6     ; 判断触发中断标志位是否为高
LJUMP    $-1            ;
BCR     TIM1SR1,6      ; 将触发中断标志位清零
    
```

当 TI1 为低电平时，计数器在内部时钟的驱动下进行计数；当 TI1 变为高电平时，计数器停止计数。触发标志位(T1TIF)会在计数器启动或停止时被置位。如下列示例对应时序图




图 10.19 门控模式下，计数器计数时序图

10.4.1.10.5. 触发模式

依据选择的触发输入的电平值，计数器会被启动(T1CEN 被置位)。

触发模式的步骤示例：

1. 使能 TIM1 模块时钟并选择 TIM1 时钟源
2. 配置输入捕捉寄存器的值 – 配置输入捕捉滤波器 T1IC2F=000；配置捕捉预分频器 T1IC2PSC=0
3. 将通道配置为输入捕捉通道 T1CC2S=01，并将 IC2 映射在 TI2FP2 上
4. 写 T1CC2P=0，选择检测触发上升沿的到来
5. 通过写 T1SMS=110，将 TIM1 配置为触发模式。同时写 T1TS=110，选择 TI2 为输入触发源

以下是一段示例代码：

```

BANKSEL PCKEN          ;
BSR          PCKEN,0    ; 使能 TIM1 模块时钟
BANKSEL TCKSRC         ;
LDWI         H'01'      ;
STR          TCKSRC     ; 选择 TIM1 时钟源为 HIRC
BANKSEL TRISA         ;
LDWI         H'FF'      ;
STR          TRISA      ; PA1 为通道 2 的输入通道
BANKSEL TIM1CCMR2     ;
LDWI         H'01'      ;
STR          TIM1CCMR2  ; 配置通道 2 的 IC2 映射在 TI2FP2 上
LDWI         H'66'      ;
STR          TIM1SMCR   ; 配置 TIM1 为触发控制模式，触发源为 TI2FP2
LDWI         H'10'      ;
STR          TIM1CCER1  ; 使能通道 2 并且为上升沿触发
BANKSEL TIM1CR1       ;
BSR          TIM1CR1,0  ; 开启计数器计数使能位
    
```

当 TI2 的上升沿到来时，计数器在内部时钟的驱动下启动计数，并且触发标志位(T1TIF)被置位。如下列示例对应时序图所示：




图 10.20 触发模式下，计数器计数时序图

10.4.1.10.6. 外部时钟模式 1

当 T1SMS=111 时，此模式被选中。计数器会在每个输入触发的上升沿或下降沿进行计数。




图 10.21 外部时钟模式 1 时，TI2 作为计数时钟源

外部时钟模式 1 的步骤示例：

1. 配置输入捕捉寄存器的值 – 配置输入捕捉滤波器 T1IC1F=000；配置捕捉预分频器 T1IC1PSC=0
2. 将通道配置为输入捕捉通道 T1CC1S=01，并将 IC1 映射在 T1IFP1 上
3. 写 T1CC1P=0，选择检测触发上升沿的到来
4. 通过写 T1SMS=111，将 TIM1 配置为外部时钟模式 1；同时写 T1TS=110，选择 TI1 为输入源
5. 置位 T1CEN，使能计数器

以下是一段示例代码：

```

BANKSEL PCKEN          ;
BSR          PCKEN,0    ; 使能 TIM1 模块时钟
BANKSEL TCKSRC         ;
LDWI          H'01'     ;
STR          TCKSRC     ; 选择 TIM1 时钟源为 HIRC
BANKSEL TRISA         ;
LDWI          H'FF'     ;
STR          TRISA     ; PA0 为通道 1 的输入通道
BANKSEL TIM1CCMR1     ;
LDWI          H'01'     ;
STR          TIM1CCMR1  ; 配置通道 1 的 IC1 映射在 T1IFP1 上
LDWI          H'57'     ;
STR          TIM1SMCR   ; 配置 TIM1 为外部时钟模式 1，触发源为 T1IFP1
LDWI          H'01'     ;
STR          TIM1CCER1  ; 使能通道 1
BANKSEL TIM1CR1       ;
BSR          TIM1CR1,0  ; 开启计数器计数使能位BTSS
                TIM1SR1,6 ; 判断触发中断标志位是否为高
LJUMP        $-1       ;
BCR          TIM1SR1,6  ; 将触发中断标志位清零
    
```

当 T11 上升沿到来时，计数器进行一次计数，并且触发标志位(T1TIF)被置位；如果触发中断使能(T1TIE)，则会产生一个中断请求。如下列示例对应示意图所示：




图 10.22 外部时钟模式 1 下，计数器计数示意图

10.4.1.10.7. 外部时钟模式 2

当 T1ECE=1 时，此模式被选中。计数器会在每个输入触发的上升沿或下降沿进行计数。




图 10.23 外部时钟模式 2 时，外部时钟源(ETR)作为计数时钟源

外部时钟模式 2 的步骤示例：

1. 配置外部触发寄存器的值 – 配置外部触发滤波器 T1ETF=000；配置外部触发预分频器 T1ETPS=1
2. 写 T1ETP=0，选择上升沿为检测沿
3. 通过写 T1ECE=1，将 timer 配置为外部时钟模式 2
4. 置位 T1CEN，使能计数器

以下是一段示例代码：

```

BANKSEL PCKEN      ;
BSR          PCKEN,0      ; 使能 TIM1 模块时钟
BANKSEL TCKSRC     ;
LDWI        H'01'      ;
STR          TCKSRC     ; 选择 TIM1 时钟源为 HIRC
BANKSEL TRISB     ;
LDWI        H'FF'      ;
STR          TRISB     ; PB3 为 ETR 外部信号的输入通道
BANKSEL TIM1ETR   ;
LDWI        H'50'      ;
STR          TIM1ETR   ; 配置外部触发预分频为 1，使能外部时钟模式 2
BANKSEL TIM1CR1   ;
BSR          TIM1CR1,0  ; 开启计数器计数使能位
    
```

ETR 信号上升沿和真正产生计数时钟之间的延时是因为外部输入信号 ETR 需要进行时钟同步；如下列示例对应示意图所示：




图 10.23 外部时钟模式 2 下，计数器计数示意图

10.4.1.10.8. 捕捉比较通道




图 10.24 捕捉/比较通道 1 框图

timer 的 I/O 口能被配置为输入捕捉或输出比较功能。这个配置由 T1CCxS 通道选择位进行设定；对单个通道而言，输入捕捉功能和输出比较功能是互斥的两个功能。但每个通道都有独立的配置寄存器，所以可以将某些通道配置为输入捕捉功能，另一些通道配置为输出比较功能；例如：配置 T1CC1S=2'b00，T1CC2S=2'b00，T1CC3S=2'b01，T1CC4S=2'b10，这样通道 1 和通道 2 为输出比较通道，可在输出波形，而通道 3 和通道 4 为输入捕捉通道，可进行捕捉功能。

TIM1CCRxH/L 寄存器的读写：

TIM1CCRxH/L 寄存器由一个预加载寄存器和一个影子寄存器组成。

TIM1CCRxH/L 寄存器在输出比较模式和输入捕捉模式下的读写有所不同；在输出比较模式下，为可读可写寄存器；而在输入捕捉模式下，为只读寄存器。

● 在输出比较模式下：

TIM1CCRxH/L 寄存器的访问没有任何限制，可读可写。

读 TIM1CCRxH/L：读出的值来自 CCRx 预加载寄存器的值，跟先前写入 TIM1CCRxH/L 寄存器的值保持一致。

写 TIM1CCRxH/L：有预加载使能位(T1OCxPE)；如果预加载使能(T1OCxPE=0)关闭，则写入 TIM1CCRxH/L 寄存器的值直接由 CCRx 预加载寄存器传递到 CCRx 影子寄存器。反之，写入 TIM1CCRxH/L 寄存器的值在下次更新事件发生时才会从 CCRx 预加载寄存器传递到 CCRx 影子寄存器。

● 在输入捕捉模式下：

TIM1CCRxH/L 寄存器为只读寄存器。在捕捉事件发生时，计数器值会被写入到 CCRx 影子寄存器中，而后再写回到 CCRx 预加载寄存器中。

读 TIM1CCRxH/L 寄存器时，必须先读高 8 位，再读低 8 位。读高 8 位时，CCRx 预加载寄存器被冻结，此时计数器值无法写回到 CCRx 预加载寄存器中；只有按顺序读完低 8 位后，CCRx 预加载寄存器才能更新为最新一次捕捉值。

注意：

TIM1CCMRx 寄存器是复用寄存器。

当作为输出比较通道时，TIM1CCMRx 寄存器作为输出配置寄存器；下表为 TIM1CCMRx 作为输出配置寄存器时的具体意义：

Bit	7	6	5	4	3	2	1	0
Name	T1OCxCE	T1OCxM[2:0]			T1OCxPE	T1OCxFE	T1CCxS[1:0]	
Rese	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW

表 10.4 TIM1CCMRx 作为输出配置寄存器

当作为输入捕捉通道时，TIM1CCMRx 寄存器作为输入配置寄存器；下表为 TIM1CCMRx 作为输出配置寄存器时的具体意义：

Bit	7	6	5	4	3	2	1	0
Name	T1ICxF[3:0]				T1ICxPSC[1:0]		T1CCxS[1:0]	
Rese	0	0	0	0	0	0	0	0
Type	RO	RO	RO	RO	RO	RO	RO	RO

表 10.5 TIM1CCMRx 作为输入配置寄存器

10.4.1.11. 捕捉输入通道




图 10.25 通道输入框图

信号名称	详细说明
TIM1_CH1/2/3/4	通道 1/2/3/4 对应 I/O 口的输入
IC1/2/3/4	通过选择后的真正的通道捕捉源
TI1FP1	来自通道 1 对应 I/O 的输入捕捉信号，作为通道 1 的捕捉源之一
TI1FP2	来自通道 1 对应 I/O 的输入捕捉信号，作为通道 2 的捕捉源之一
TI2FP2	来自通道 2 对应 I/O 的输入捕捉信号，作为通道 2 的捕捉源之一
TI2FP1	来自通道 2 对应 I/O 的输入捕捉信号，作为通道 1 的捕捉源之一
TI3FP3	来自通道 3 对应 I/O 的输入捕捉信号，作为通道 3 的捕捉源之一
TI3FP4	来自通道 3 对应 I/O 的输入捕捉信号，作为通道 4 的捕捉源之一
TI4FP4	来自通道 4 对应 I/O 的输入捕捉信号，作为通道 4 的捕捉源之一
TI4FP3	来自通道 4 对应 I/O 的输入捕捉信号，作为通道 3 的捕捉源之一
TRC	来自通道 1 对应 I/O 的输入双沿捕捉信号，作为通道 1 和通道 2 的捕捉源之一

表 10.6 对应图 10.9 中信号说明列表

当一个通道被配置成输入捕捉通道并且输入捕捉事件有效时，可以将当前的计数值保存在 TIM1CCR_x 寄存器。每个通道都有一个数字滤波单元，可配置采样频率(T1ICxF[3:0])，捕捉预分频(T1IC1PSC[1:0])，捕捉极性选择(T1CCxP)和捕捉触发源(T1CCxS)。每个通道都有各自的捕捉源，如下表所示：

T1CCxS (捕捉源选择)	通道 1	通道 2	通道 3	通道 4
2'b00	TI1FP1	TI2FP2	TI3FP3	TI4FP4
2'b01	TI2FP1	TI1FP2	TI4FP3	TI3FP4
2'b10	TRC	TRC	—	—

表 10.7 各通道输入捕捉源列表

当一个输入捕捉发生时：

- TIM1CCR_xH/L 寄存器得到捕捉发生时计数器的值。
- 输入捕捉标志位(T1CCxIF)被置位。如果当 T1CCxIF 保持为 1 时，又一次发生了输入捕捉事件，那么溢出捕捉标志位(T1CCxOF)也会被置位。
- 如果 T1CCxIE 为 1，那么捕捉将产生一个中断事件。

配置为输入捕捉通道的示例步骤：

1. 使能 TIM1 模块时钟并选择 TIM1 时钟源
2. 将通道相应的端口配置为输入端口
3. 选择输入触发源(T1CCxS)
4. 配置采样频率(T1ICxF[3:0])，捕捉预分频(T1IC1PSC[1:0])
5. 配置捕捉源的捕捉极性(T1CCxP)
6. 使能捕捉通道(T1CCxE)
7. 使能计数器(T1CEN)




图 10.26 简单输入捕捉时序图

PWM 输入信号测量的应用：

利用捕捉输入模式和复位模式，并且将两个通道的输入捕捉源都选择为同一个通道的 PWM 信号输入；这样就可以测量从通道输入的 PWM 信号的周期以及占空比。




图 10.27 测量 PWM 信号的示意图

具体测量 PWM 的配置步骤如下：

1. 使能 TIM1 模块时钟并选择 TIM1 时钟源
2. 将通道 1/2 相应的端口配置为输入端口
3. 通道 1 配置将 IC1 映射在 TI1FP1 上；通道 2 配置将 IC2 映射在 TI2FP1 上
4. 配置通道 1 为上升沿捕捉(T1CC1P=0)；通道 2 为下降沿捕捉(T1CC2P=1)
5. 配置采样频率(T1ICxF[3:0]=4'b0000)，捕捉预分频(T1IC1PSC[1:0]=2'b00)
6. 将计数控制模式配置为复位模式(T1SMS=101)，计数触发源配置为 TI1FP1(T1TS=101)
7. 使能计数器(T1CEN)
8. 开启通道 1 和通道 2 的输入捕捉功能(T1CC1E=1 且 T1CC2E=1)

注意:

因为捕捉沿先于复位触发源两个计数时钟周期，所以需要软件进行一下操作才能等到准确测量值:

- 当预分频为 0 时，PWM 周期等于 $T1CCR1H/L+2$ ，PWM 占空比等于 $T1CCR2H/L+2$
- 当预分频为 1 时，PWM 周期等于 $T1CCR1H/L+1$ ，PWM 占空比等于 $T1CCR2H/L+1$
- 当预分频大于 1 时，PWM 周期等于 $T1CCR1H/L$ ，PWM 占空比等于 $T1CCR2H/L$

以下是一段示例代码:

```

BANKSEL PCKEN _____;
BSR _____ PCKEN,0 _____; 使能 TIM1 模块时钟
BANKSEL TCKSRC _____;
LDWI _____ H'01' _____;
STR _____ TCKSRC _____; 选择 TIM1 时钟源为 HIRC
BANKSEL TRISA _____;
LDWI _____ H'FF' _____;
STR _____ TRISA _____; 配置 PA0 为通道 1 的输入通道，PA1 为通道 2 的输入通道
BANKSEL TIM1CCMR1 _____;
LDWI _____ H'01' _____;
STR _____ TIM1CCMR1 _____; 配置通道 1 为 IC1 映射在 TI1FP1 上
LDWI _____ H'02' _____;
STR _____ TIM1CCMR2 _____; 配置通道 2 的 IC2 映射在 TI1FP2 上
LDWI _____ H'54' _____;
STR _____ TIM1SMCR _____; 配置 TIM1 为复位控制模式，触发源为 TI1FP1
LDWI _____ H'31' _____;
STR _____ TIM1CCER1 _____; 使能通道 1/2，通道 1 为上升沿捕捉，通道 2 为下降沿捕捉
BANKSEL TIM1CR1 _____;
BSR _____ TIM1CR1,0 _____; 开启计数器计数使能位
    
```

上述示例代码对应波形图:




图 10.28 测量 PWM 信号的时序图

10.4.1.12. 输出比较通道




图 10.29 通道输出框图

输出阶段产生立即响应的波形，用来作为参考波形，叫做 $OCxREF$ 信号(高有效)。刹车功能，极性选择和其他输出控制位都在参考波形之后去做控制。

输出比较通道根据计数值与比较值 CCR_x ，产生 $OCxREF$ 输出并送到死区产生模块，经过死区产生模块后再经过其他输出控制位的控制将波形输出到端口。

具体的输出控制位以及可达到的输出效果可以查看 10.3.3.5 章节内容。

输出比较模式下，可选择不同的输出模式去输出 PWM 波形；输出模式由 $T1OCxM[3:0]$ 选择，总共有以下 8 种不同的输出模式(最终的输出还需要取决于极性选择($T1CCxP$)):

- (1) 冻结模式：输出冻结，输出实际比较值(CCR_x_SHAD)与计数器 $TIM1_CNT$ 间的比较对 $OC1REF$ 不起作用
- (2) 匹配有效：当计数值 CNT 与实际比较值(CCR_x_SHAD)匹配时， $OCxREF$ 为高电平；
- (3) 匹配无效：当计数值 CNT 与实际比较值(CCR_x_SHAD)匹配时， $OCxREF$ 为低电平；
- (4) 翻转：当计数值 CNT 与实际比较值(CCR_x_SHAD)匹配时，输出翻转；
- (5) 强制无效： $OCxREF$ 强制为低电平；
- (6) 强制有效： $OCxREF$ 强制为高电平；
- (7) PWM1：
 - 向上计数时，当 $CNT < \text{实际比较值}(CCR_x_SHAD)$ 时， $OCxREF$ 有效；
 - 向下计数时， $CNT > \text{实际比较值}(CCR_x_SHAD)$ 时， $OCxREF$ 无效；
- (8) PWM2：
 - 向上计数时，当 $CNT < \text{实际比较值}(CCR_x_SHAD)$ 时， $OCxREF$ 无效；
 - 向下计数时， $CNT > \text{实际比较值}(CCR_x_SHAD)$ 时， $OCxREF$ 有效；

配置为输出比较通道的示例步骤：

1. 使能 $TIM1$ 模块时钟并选择 $TIM1$ 时钟源
2. 将通道相应的端口配置为输出端口
3. 配置输出波形的周期($T1ARR$)和占空比($T1CCR_x$)
4. 配置输出比较模式($T1OCxM$)和输出极性($T1CCxP$)
5. 使能比较输出通道($T1CCxE$)
6. 打开主输出自动使能位($T1AOE$)，在更新事件发生时硬件会自动使能主输出($T1MOE$)
7. 使能计数器($T1CEN$)

以下是一段示例代码：

```

BANKSEL PCKEN ;
BSR PCKEN,0 ; 使能 TIM1 模块时钟
BANKSEL TCKSRC ;
LDWI H'01' ;
STR TCKSRC ; 选择 TIM1 时钟源为 HIRC
BANKSEL TRISA ;
LDWI H'FE' ;
STR TRISA ; 配置 PA0 为通道 1 的输出通道
BANKSEL TIM1ARRL ;
LDWI H'05' ;
STR TIM1ARRL ; 将输出波形周期配置为 6
LDWI H'03' ;
STR TIM1CCR1L ; 将输出波形占空比配置为 3
BANKSEL TIM1CCMR1 ;
LDWI H'10' ;
STR TIM1CCMR1 ; 通道 1 为匹配有效模式输出
LDWI H'01' ;
STR TIM1CCER1 ; 使能通道 1
BANKSEL TIM1BKR ;
BSR TIM1BKR,6 ; 主输出自动使能位 T1AOE
BANKSEL TIM1CR1 ;
BSR TIM1CR1,0 ; 开启计数器计数使能位
    
```

上述示例代码对应波形图：




图 10.30 T1OCxM 为匹配有效模式下的输出时序图

以下是一段示例代码：

```

BANKSEL PCKEN      ;
BSR          PCKEN,0    ; 使能 TIM1 模块时钟
BANKSEL TCKSRC      ;
LDWI         H'01'      ;
STR          TCKSRC     ; 选择 TIM1 时钟源为 HIRC
BANKSEL TRISA       ;
LDWI         H'FE'      ;
STR          TRISA      ; 配置 PA0 为通道 1 的输出通道
BANKSEL TIM1ARRL    ;
LDWI         H'05'      ;
STR          TIM1ARRL   ; 将输出波形周期配置为 6
LDWI         H'03'      ;
STR          TIM1CCR1L  ; 将输出波形占空比配置为 3
BANKSEL TIM1CCMR1   ;
LDWI         H'30'      ;
STR          TIM1CCMR1  ; 配置通道 1 为翻转有效模式输出
LDWI         H'01'      ;
STR          TIM1CCER1  ; 使能通道 1
BANKSEL TIM1BKR     ;
BSR          TIM1BKR,6  ; 打开主输出自动使能位 T1AOE
BANKSEL TIM1CR1     ;
BSR          TIM1CR1,0  ; 开启计数器计数使能位
    
```

上述示例代码对应波形图：




图 10.31 T1OCxM 为翻转模式下的输出时序图

以下是一段示例代码：

```

BANKSEL PCKEN      ;
BSR          PCKEN,0 ; 使能 TIM1 模块时钟
BANKSEL TCKSRC     ;
LDWI        H'01'  ;
STR         TCKSRC  ; 选择 TIM1 时钟源为 HIRC
BANKSEL TRISA      ;
LDWI        H'FE'  ;
STR         TRISA   ; 配置 PA0 为通道 1 的输出通道
BANKSEL TIM1ARRL   ;
LDWI        H'05'  ;
STR         TIM1ARRL ; 将输出波形周期配置为 6
LDWI        H'03'  ;
STR         TIM1CCR1L ; 将输出波形占空比配置为 3
BANKSEL TIM1CCMR1  ;
LDWI        H'70'  ;
STR         TIM1CCMR1 ; 配置通道 1 为 PWM2 模式输出
LDWI        H'01'  ;
STR         TIM1CCER1 ; 使能通道 1
BANKSEL TIM1BKR    ;
BSR         TIM1BKR,6 ; 打开主输出自动使能位 T1AOE
BANKSEL TIM1CR1    ;
BSR         TIM1CR1,0 ; 开启计数器计数使能位
    
```

上述示例代码对应波形图：




图 10.32 T1OCxM 为 PWM2 模式下的输出时序图

注意：

- 刹车事件的到来只会影响输出，并不影响 timer 本身的计数。
- 为了避免在计数器还未开启时，就开始输出脉冲；需要在计数器使能之后再开启 T1CCxE 和 T1CCxNE

10.4.1.13. 单次脉冲模式

开启单次脉冲模式和不开单次脉冲模式的区别在于：开启单次脉冲模式(T1OPM=1)并且下一次更新事件到来时，硬件会自动关闭计数器使能位(T1CEN)，计数器停止计数。

想要产生一个正确的脉冲，比较值(T1CCR_x)必须与计数器初始值(T1ARR)不同；所以在开始计数之前必须满足以下配置：

- 在向上计数模式下：COUNTER < T1CCR_x < T1ARR
- 在向下计数模式下：COUNTER > T1CCR_x

想要产生一个正确的脉冲，还必须满足以下配置：

- 在输出模式为 PWM1 模式(T1OCxM=110)下：T1CCxP 必须为 1
如果输出模式为 PWM1 模式并且 T1CCxP 为 0，更新事件之后 PWM 输出会一直为有效值
- 在输出模式为 PWM2 模式(T1OCxM=111)下：T1CCxP 必须为 0
如果输出模式为 PWM2 模式并且 T1CCxP 为 1，更新事件之后 PWM 输出会一直为有效值

10.4.1.13.1. 单次脉冲例程

单次脉冲模式可以配合触发模式在特定的时间点产生单个特定的 PWM 输出；配置步骤如下所示：

1. 使能 TIM1 模块时钟并选择 TIM1 时钟源
2. 将通道 2 相应的端口配置为输入端口，通道 1 相应的端口配置为输出端口
3. 通道 2 配置 T1CC2S 为 01，IC2 映射在 TI2FP2 上；并配置通道 2 为上升沿捕捉(T1CC2P=0)
4. 将计数控制模式配置为触发模式(T1SMS=110)，计数触发源配置为 TI2FP2(T1TS=110)
5. 通道 1 配置为输出通道(T1CC1S=00)
6. 通道 1 的比较输出模式配置为 PWM2 模式(T1OC1M=111)，输出极性配置为高电平有效(T1CC1P=0)
7. 使能计数器(T1CEN)
8. 开启通道 2 的输入捕捉功能 T1CC2E=1)和通道 1 的输出比较功能(T1CC1E)

以下是一段示例代码：

```

BANKSEL PCKEN      ;
BSR      PCKEN,0   ; 使能 TIM1 模块时钟
BANKSEL TCKSRC     ;
LDWI     H'01'     ;
STR      TCKSRC    ; 选择 TIM1 时钟源为 HIRC
BANKSEL TRISA      ;
LDWI     H'FE'     ;
STR      TRISA     ; 配置 PA0 为通道 1 的输出通道，PA1 为通道 2 的输入通道
BANKSEL TIM1CCMR1  ;
LDWI     H'70'     ;
STR      TIM1CCMR1 ; 配置通道 1 为 PWM2 模式输出
LDWI     H'01'     ;
STR      TIM1CCMR2 ; 配置通道 2 的 IC2 映射在 TI2FP2 上
LDWI     H'66'     ;
STR      TIM1SMCR  ; 配置 TIM1 为触发控制模式，触发源为 TI2FP2
LDWI     H'11'     ;
STR      TIM1CCER1 ; 使能通道 1 和通道 2
BANKSEL TIM1BKR    ;
BSR      TIM1BKR,7 ; 打开主输出使能 T1MOE
BANKSEL TIM1CR1    ;
BSR      TIM1CR1,0 ; 开启计数器计数使能位
    
```

上述示例代码对应示意图：




图 10.33 单次脉冲应用示意图

10.4.1.13.2. 快速输出使能

在单脉冲模式下，T1x 输入的沿检测会使能计数器计数；然后，计数器值与 T1CCRxH/L 值的比较会使输出发生变化；但是，从 T1x 输入边沿发生变化到真正输出波形中间会有一段最小延时。

为了缩短输出波形的最小延时，可以设置 TIM1CCMRx 寄存器中的 T1OCxFE 位。此位只能在输出配置为 PWM1 模式或 PWM2 模式时开启。

10.4.1.14. 死区产生

当把通道的互补输出使能时，就自动使能死区功能。每当一个输出信号(正向输出信号或互补输出信号)出现下降沿时，就会将另一个信号的上升沿后延一个死区时间长度。如图 10.26 和图 10.27 所示：




图 10.34 正向输出插入死区时序图




图 10.35 互补输出插入死区时序图

死区时间可以编程:根据寄存器位 T1DTG[7:0]，可以配置死区时间长度，具体参考寄存器描述 TIM1DTR 的 T1DTG[7:0]。

有的 OCXREF 输出的脉冲时间很短（小于死区时间），有可能某一脉冲信号(正向输出信号或反向输出信号)会被死区覆盖，导致输出不变化。如图 10.28 和图 10.29 所示：




图 10.36 正向输出被死区覆盖时序图




图 10.37 互补输出被死区覆盖时序图

10.4.1.15. 输出控制

参考波形 OCxREF 产生后不是直接输出到端口，会先经过死区控制模块和通过极性选择，最后再由以下 5 位控制信号进行组合控制之后才送到端口上。具体的组合控制内容如下表所示：

控制位					输出状态		
T1MOE	T1OSSI	T1OSSR	T1CCxE	T1CCxNE	OCx 输出状态	OCxN 输出状态	
1	X	0	0	0	输出关闭(不由 timer 驱动) OCx=0, OCx_EN=0	输出关闭(不由 timer 驱动) OCxN=0, OCxN_EN=0	
		0	0	1	输出关闭(不由 timer 驱动) OCx=0, OCx_EN=0	OCxREF + 极性选择 OCxN=OCxREF ^ T1CCxNP OCxN_EN=1	
		0	1	0	OCxREF + 极性选择 OCx=OCxREF ^ T1CCxNP OCx_EN=1	输出关闭(不由 timer 驱动) OCxN=0, OCxN_EN=0	
		0	1	1	OCxREF + 极性选择 + 死区时间 OCx_EN=1	OCREF 的互补信号 + 极性选择 + 死区时间 OCxN_EN=1	
		1	0	0	输出关闭(不由 timer 驱动) OCx=T1CCxP, OCx_EN=0	输出关闭(不由 timer 驱动) OCxN=T1CCxNP, OCxN_EN=0	
		1	0	1	关闭状态(运行模式下输出使能) OCx=T1CCxP, OCx_EN=1	OCxREF + 极性选择 OCxN=OCxREF ^ T1CCxNP OCxN_EN=1	
		1	1	0	OCxREF + 极性选择 OCx=OCxREF ^ T1CCxNP OCx_EN=1	关闭状态(运行模式下输出使能) OCxN=T1CCxNP, OCx_EN=1	
		1	1	1	OCxREF + 极性选择 + 死区时间 OCx_EN=1	OCREF 的互补信号 + 极性选择 + 死区时间 OCxN_EN=1	
0	X	0	0	0	输出关闭(不由 timer 驱动) OCx=T1CCxP, OCx_EN=0	输出关闭(不由 timer 驱动) OCxN=T1CCxNP, OCxN_EN=0	
			0	0	1	输出关闭(不由 timer 驱动) 一开始 OCx=T1CCxP, OCx_EN=0, OCxN=T1CCxNP, OCxN_EN=0 在死区时间之后 OCx=T1OISx, OCxN=T1OISxN	
			0	1	0		
			0	1	1		
			1	0	0	输出关闭(不由 timer 驱动) OCx=T1CCxP, OCx_EN=0	输出关闭(不由 timer 驱动) OCxN=T1CCxNP, OCxN_EN=0
			1	0	1	关闭状态(空闲模式下输出使能) 一开始 OCx=T1CCxP, OCx_EN=1, OCxN=T1CCxNP, OCxN_EN=1	在死区时间之后 OCx=T1OISx, OCxN=T1OISxN
			1	1	0		
			1	1	1		

表 10.8 输出控制与输出状态

可以根据 T1MOE、T1OSSI、T1OSSR、T1CCxNE 和 CCxE 进行输出的控制。

注意：

输出的状态转换实际是刹车事件异步将 T1MOE 清零实现的，T1MOE 异步清零，但要注意刹车事件撤销时需要同步 2 个 CK_CNT 时钟（如果有时钟的情况下）。

10.4.2. 同步模式

通过TIM1CCER2寄存器中的T1SMOD位可配置TIM1为同步模式。在同步模式下，通道1/2/3的互补输出与其正向输出信号完全相同。在该模式下，硬件自动禁止死区功能。

10.4.3. 群组模式

通过TIM1CCER2寄存器中的T1GP位可配置TIM1为群组模式。在群组模式下，通道1/2/3及其互补通道的占空比都由TIM1CCR1H和TIM1CCR1L决定，原本的配置失效(即通道2/3的输出与通道1的输出完全一致，通道2/3的互补输出与通道1的互补输出完全一致)。

10.4.4. TIM1/TIM2 的同步触发模式

通过TIM1CR2寄存器中的T1ENCTRL位可配置成TIM1/TIM2的同步触发模式。在该模式下，TIM2的内部使能信号完全由TIM1的T1CEN控制。配置过程中，可先将TIM1和TIM2配置完，再配置T1ENCTRL为1，最后通过配置T1CEN将TIM1和TIM2同时开启。

10.4.5. TIM1 中断

TIM1 有以下 8 个中断请求源：

- 刹车中断
- 触发中断
- 换相中断
- 捕捉/比较 4 中断
- 捕捉/比较 3 中断
- 捕捉/比较 2 中断
- 捕捉/比较 1 中断
- 更新中断(例如：上溢、下溢、计数初始化)

在用这些中断之前需要提前打开TIM1IER寄存器中的中断使能位(T1BIE、T1TIE、T1COMIE、T1CCxIE和T1UIE)。

不同的中断源还可以配置通过TIM1EGR寄存器来产生(软件产生中断)。

10.4.6. 故障刹车源

TIM1 有以下 3 种刹车事件：

- BKIN 管脚事件
- LVD 事件
- ADC 比较事件

当故障事件有效且被选择为刹车源（由 BKS0~2 决定），如果 BKE 位为 1，PWM 输出管脚将被置于预设的状态，预设状态由寄存器 TIM1OISR 决定。

当一个刹车事件发生时：

- T1MOE 位会被异步清 0，强制输出进入无效状态，空闲状态或复位状态。甚至在 MCU 振荡器关闭的情况下，T1MOE 也会被刹车事件清 0。
- 在 T1MOE=0 之后，每个输出通道都会先将输出值置为无效值，等死区时间到之后变成提前设置好的 T1OISx 位的值。如果 T1OSSI=0，timer 会将输出关闭。
- 当互补输出使能时：
输出首先会设置为无效值(根据极性选择位)。此操作是异步清 0 的，所以即使 TIM1 没有时钟驱动也能进行。
如果 TIM1 是有时钟进行驱动的，那么死区时间到来之后就会进入由 T1OISx 和 T1OISxN 提前设定的预设状态。(由于 T1MOE 的同步，所以此情况下真正的死区时间会比死区设置值长 2 个 CK_CNT 时钟)
- 刹车状态标志位(T1BIF)被置位。如果 T1BIE 位为 1，那么将会产生一个中断事件。
- 如果 T1AOE 位配置为 1，那么 T1MOE 位在下次更新事件(UEV)到来时，将会由硬件自动置位。如果 T1AOE 位为 0，那么只能由软件将 T1MOE 位重新置位。

当故障事件有效时，T1MOE 清 0，PWM 输出将一直置于预设状态；故障事件撤消后，如果 T1AOE=1，PWM 将在下一次更新事件后恢复正常输出，否则，软件需要自动打开 T1MOE。如图 10.30 和图 10.31 所示。




图 10.38 PWM 的自动重启




图 10.39 PWM 的软件重启

10.4.7. 前沿消隐




图 10.40 前沿消隐原理框图

在高速开关应用中，开关通常会产生极大的瞬变，这些瞬变可能会导致测量误差。利用前沿消隐（LEB）功能，应用程序可以忽略 PWM 输出边沿附近发生的瞬变。




图 10.41 前沿消隐时序示意图

LEBCH 用于选择被消隐 TIM1 的 PWM 通道，EDGS 选择边沿类型。当 LEBEN 为 1，PWM 边沿将触发 LEB 定时器计数，时钟源为 TIM1 时钟，直到计数值等于 LEBPR，LEB 定时器停止计数，这段时间为消隐周期，期间所发生的刹车事件将被忽略；在消隐周期内如果再次发生有效的 PWM 边沿，则 LEB 定时器将清 0，重新开始计数。

注意：

- (1) LEB 定时器和 ADC 延时定时器复用了同一个 9bit 计数器，当 LEBEN 为 1 时，原 ADC 的延时触发功能被禁止，但如果 LEBADT 为 1，LEB 定时器溢出将触发一次 AD 转换。
- (2) 寄存器 ADCON3 中 ADCMPEN 位的关闭能将 ADCMP 产生的刹车事件清除。

10.4.8. 与 TIM1 相关寄存器汇总

名称	地址	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0	复位值
TIM1CR1	0x211	T1ARPE	T1CMS[1:0]		T1DIR	T1OPM	T1URS	T1UDIS	T1CEN	0000 0000
TIM1CR2	0x212	T1ENCTR L	—	—	—	—	T1COMS	—	T1CCPC	0--- -0-0
TIM1SMCR	0x213	—	T1TS[2:0]			—	T1SMS[2:0]			-000 -000
TIM1ETR	0x214	T1ETP	T1ECE	T1ETPS[1:0]		T1EFT[3:0]				0000 0000
TIM1IER	0x215	T1BIE	T1TIE	T1COMIE	T1CC4IE	T1CC3IE	T1CC2IE	T1CC1IE	T1UIE	0000 0000
TIM1SR1	0x216	T1BIF	T1TIF	T1COMIF	T1CC4IF	T1CC3IF	T1CC2IF	T1CC1IF	T1UIF	0000 0000
TIM1SR2	0x217	—	—	—	T1CC4OF	T1CC3OF	T1CC2OF	T1CC1OF	—	--0 000-
TIM1EGR	0x218	T1BG	T1TG	T1COMG	T1CC4G	T1CC3G	T1CC2G	T1CC1G	T1UG	0000 0000
TIM1CCMR1 (output mode)	0x219	T1OC1CE	T1OC1M[2:0]			T1OC1PE	T1OC1FE	T1CC1S[1:0]		0000 0000
TIM1CCMR1 (input mode)		T1IC1F[3:0]			T1IC1PSC[1:0]		T1CC1S[1:0]		0000 0000	
TIM1CCMR2 (output mode)	0x21A	T1OC2CE	T1OC2M[2:0]			T1OC2PE	T1OC2FE	T1CC2S[1:0]		0000 0000
TIM1CCMR2 (input mode)		T1IC2F[3:0]			T1IC2PSC[1:0]		T1CC2S[1:0]		0000 0000	
TIM1CCMR3 (output mode)	0x21B	OC3CE	T1OC3M[2:0]			OC3PE	OC3FE	T1CC3S[1:0]		0000 0000
TIM1CCMR3 (input mode)		T1IC3F[3:0]			T1IC3PSC[1:0]		T1CC3S[1:0]		0000 0000	
TIM1CCMR4 (output mode)	0x21C	OC4CE	T1OC4M[2:0]			OC4PE	OC4FE	T1CC4S[1:0]		0000 0000
TIM1CCMR4 (input mode)		T1IC4F[3:0]			T1IC4PSC[1:0]		T1CC4S[1:0]		0000 0000	
TIM1CCER1	0x21D	T1CC2NP	T1CC2NE	T1CC2P	T1CC2E	T1CC1NP	T1CC1NE	T1CC1P	T1CC1E	0000 0000
TIM1CCER2	0x21E	T1GP	T1SMOD	T1CC4P	T1CC4E	T1CC3NP	T1CC3NE	T1CC3P	T1CC3E	0000 0000
TIM1CNTRH	0x28C	T1CNT[15:8]								0000 0000
TIM1CNTRL	0x28D	T1CNT[7:0]								0000 0000
TIM1PSCRH	0x28E	T1PSC[15:8]								0000 0000
TIM1PSCRL	0x28F	T1PSC[7:0]								0000 0000
TIM1ARRH	0x290	T1ARR[15:8]								1111 1111
TIM1ARRL	0x291	T1ARR[7:0]								1111 1111
TIM1RCR	0x292	T1REP[7:0]								0000 0000
TIM1CCR1H	0x293	T1CCR1[15:8]								0000 0000
TIM1CCR1L	0x294	T1CCR1[7:0]								0000 0000
TIM1CCR2H	0x295	T1CCR2[15:8]								0000 0000
TIM1CCR2L	0x296	T1CCR2[7:0]								0000 0000
TIM1CCR3H	0x297	T1CCR3[15:8]								0000 0000
TIM1CCR3L	0x298	T1CCR3[7:0]								0000 0000
TIM1CCR4H	0x299	T1CCR4[15:8]								0000 0000
TIM1CCR4L	0x29A	T1CCR4[7:0]								0000 0000
TIM1BKR	0x29B	T1MOE	T1AOE	T1BKP	T1BKE	T1OSSR	T1OSSI	T1LOCK[1:0]		0000 0000
TIM1DTR	0x29C	T1DTG[7:0]								0000 0000
TIM1OISR	0x29D	—	T1OIS4	T1OIS3N	T1OIS3	T1OIS2N	T1OIS2	T1OIS1N	T1OIS1	-000 0000
LEBCON	0x41C	LEBEN	LEBCH[1:0]		—	EDGS	BKS[2:0]		000- 0000	

注意：

TIM1 寄存器中的保留位必须保持为复位值，不能更改，否则可能出现预想不到的情况。

10.4.9. TIM1CR1, 地址: 0x211

Bit	7	6	5	4	3	2	1	0
Name	T1ARPE	T1CMS[1:0]		T1DIR	T1OPM	T1URS	T1UDIS	T1CEN
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW
7	T1ARPE: 自动预装载允许位 0: TIM1ARRH/L寄存器没有缓冲,它可以被直接写入; 1: TIM1ARRH/L寄存器由预装载缓冲器缓冲。							
6:5	T1CMS[1:0]: 选择中央对齐模式 00: 边沿对齐模式。计数器依据方向位(T1DIR)向上或向下计数。 01: 中央对齐模式1。计数器交替地向上和向下计数。配置为输出的通道(TIM1CCMRx寄存器中CCxS=00)的输出比较中断标志位,只在计数器向下计数时被置1。 10: 中央对齐模式2。计数器交替地向上和向下计数。配置为输出的通道(TIM1CCMRx寄存器中CCxS=00)的输出比较中断标志位,只在计数器向上计数时被置1。 11: 中央对齐模式3。计数器交替地向上和向下计数。配置为输出的通道(TIM1CCMRx寄存器中CCxS=00)的输出比较中断标志位,在计数器向上和向下计数时均被置1。 注1: 在计数器开启时(T1CEN=1),不允许从边沿对齐模式转换到中央对齐模式。							
4	T1DIR: 方向 0: 计数器向上计数; 1: 计数器向下计数。 注: 当计数器配置为中央对齐模式或编码器模式时,该位为只读。							
3	T1OPM: 单脉冲模式 0: 在发生更新事件时,计数器不停止; 1: 在发生下一次更新事件(清除T1CEN位)时,计数器停止。							
2	T1URS: 更新请求源 0: 如果T1UDIS允许产生更新事件,则下述任一事件产生一个更新中断: 寄存器被更新(计数器上溢/下溢) 软件设置T1UG位 复位触发事件产生的更新 1: 如果T1UDIS允许产生更新事件,则只有当下列事件发生时才产生更新中断,并T1UIF置1: 计数器上溢/下溢							
1	T1UDIS: 禁止更新 0: 一旦下列事件发生,产生更新(UEV)事件: 计数器溢出/下溢 复位触发事件产生的硬件复位使缓存的预装载值写入影子寄存器中 1: 不产生更新事件,影子寄存器(ARR_SHAD、PSC_SHAD、CCRx_SHAD)保持它们的值。如果触发复位模式下触发事件到来时或软件设置T1UG位,计数器和预分频器会被重新初始化。							
0	T1CEN: 允许计数器 0: 禁止计数器; 1: 使能计数器。 注: 在软件设置了T1CEN位后,外部时钟、门控模式和编码器模式才能工作。而触发模式下可以自动地通过硬件设置T1CEN位。							

10.4.10. TIM1CR2, 地址: 0x212

Bit	7	6	5	4	3	2	1	0
Name	T1ENCTRL	reserved				T1COMS	reserved	T1CCPC
Reset	0	—	—	—	—	0	—	0
Type	RW	RO	RO	RO	RO	RW	RO	RW
7	<p>T1ENCTRL: TIM2计数器使能选择位</p> <p>0: TIM2CR1中的CEN位由其本身控制</p> <p>1: TIM2CR1中的内部使用的CEN跟随TIM1CR1中的T1CEN位, 而TIM2CR1寄存器中的T2CEN不会随T1CEN变化</p>							
6:3	保留位							
2	<p>T1COMS: 捕获/比较控制位的更新控制选择</p> <p>0: 当捕获/比较的控制位为预装载时(T1CCPC=1), 只有在T1COMG位置1的时候这些控制位才被更新 ;</p> <p>1: 当捕获/比较的控制位为预装载时(T1CCPC=1), 只有在T1COMG位置1或触发事件到来时这些控制位才被更新;</p> <p>注: 该位只对拥有互补输出的通道有效。</p>							
1	保留位							
0	<p>T1CCPC: 捕获/比较预装载控制位</p> <p>0: T1SMOD, T1GP, T1CCxE, T1CCxNE, T1CCxP, T1CCxNP位(TIM1CCERx寄存器)和T1OCxM位(TIM1CCMRx寄存器)</p> <p>不是预装载的;</p> <p>1: T1SMOD, T1GP, T1CCxE, T1CCxNE, T1CCxP, T1CCxNP和T1OCxM位是预装载的; 设置该位后, 它们只在设置了</p> <p>T1COMG位(TIM1EGR寄存器)后或触发事件发生时才被更新。</p> <p>注: 该位只对具有互补输出的通道起作用。</p>							

10.4.11. TIM1SMCR, 地址: 0x213

Bit	7	6	5	4	3	2	1	0
Name	reserved	T1TS[2:0]			reserved	T1SMS[2:0]		
Reset	—	0	0	0	—	0	0	0
Type	RO-0	RW	RW	RW	RO-0	RW	RW	RW
7	保留位							
6:4	<p>T1TS[2:0]: 触发选择 这3位选择用于选择同步计数器的触发输入。 000: 内部触发ITR0连接到TIM6 TRGO (此设计没有TIM6, 所以固定接0) 001: 保留 010: 内部触发ITR2连接到TIM5 TRGO(此设计没有TIM5, 所以固定接0) 011: 保留 100: TI1的边沿检测器(TI1F_ED) 101: 滤波后的定时器输入1(TI1FP1) 110: 滤波后的定时器输入2(TI2FP2) 111: 禁止配置 注: 这些位只能在SMS=3'b000时被改变, 以避免在改变时产生错误的边沿检测。</p>							
3	保留位							
2:0	<p>T1SMS: 时钟/触发/从模式选择 当选择了外部信号, 触发信号(TRGI)的有效边沿与选中的外部输入极性相关(见输入控制寄存器和控制寄存器的说明) 000: 时钟/触发控制器禁止 – 如果T1CEN=1, 则预分频器直接由内部时钟驱动。 001: 编码器模式1 – 根据TI1FP1的电平, 计数器在TI2FP2的边沿向上/下计数。 010: 编码器模式2 – 根据TI2FP2的电平, 计数器在TI1FP1的边沿向上/下计数。 011: 编码器模式3 – 根据另一个输入的电平, 计数器在TI1FP1和TI2FP2的边沿向上/下计数。 100: 复位模式 – 在选中的触发输入(TRGI)的上升沿时重新初始化计数器, 并且产生一个更新寄存器的信号。 101: 门控模式 – 当触发输入(TRGI)为高时, 计数器的时钟开启。一旦触发输入变为低, 则计数器停止(但不复位)。计数器的启动和停止都是受控的。 110: 触发模式 – 计数器在触发输入TRGI的上升沿启动(但不复位), 只有计数器的启动是受控的。 111: 外部时钟模式1 – 选中的触发输入(TRGI)的上升沿驱动计数器。 注: 如果TI1F_ED被选为触发输入(T1TS=100)时, 不要使用门控模式。这是因为TI1F_ED在每次TI1F变化时只是输出一个脉冲, 然而门控模式是要检查触发输入的电平。 注: 配置成门控模式/触发模式时, 捕捉功能可正常使用</p>							

10.4.12. TIM1ETR, 地址: 0x214

Bit	7	6	5	4	3	2	1	0
Name	T1ETP	T1ECE	T1ETPS[1:0]		T1ETF[3:0]			
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW
7	<p>T1ETP: 外部触发极性 该位决定是ETR还是ETP 用于触发操作。 0: ETR不反相, 即高电平或上升沿有效; 1: ETR反相, 即低电平或下降沿有效。</p>							
6	<p>T1ECE: 外部时钟使能 该位用于使能外部时钟模式2。 0: 禁止外部时钟模式2; 1: 使能外部时钟模式2, 计数器的时钟为ETRF的有效沿。 注1: T1ECE置1的效果与选择把TRGI连接到ETRF的外部时钟模式1相同(TIM1SMCR寄存器中, T1SMS=111, T1TS=111)。 注2: 外部时钟模式2可与下列模式同时使用: 触发模式, 触发复位模式, 触发门控模式。但是, 此时TRGI决不能与ETRF相连(TIM1SMCR寄存器中, T1TS不能为111)。 注3: 外部时钟模式1与外部时钟模式2同时使能, 外部时钟输入为ETRF。</p>							
5:4	<p>T1ETPS[1:0]: 外部触发预分频器 外部触发信号EPRP的频率最大不能超过fMASTER/4。可用预分频器来降低ETRP的频率, 当EPRP的频率很高时, 它非常有用: 00: 预分频器关闭; 01: EPRP的频率/2; 02: EPRP的频率/4; 03: EPRP的频率/8。</p>							
3:0	<p>T1ETF[3:0]: 外部触发滤波器选择 该位域定义了ETRP的采样频率及数字滤波器长度。数字滤波器由一个事件计数器组成, 它记录到N个事件后会产生一个输出的跳变: 0000: 无滤波器, 以fMASTER采样 0001: 采样频率fSAMPLING=fMASTER, N=2 0010: 采样频率fSAMPLING=fMASTER, N=4 0011: 采样频率fSAMPLING=fMASTER, N=8 0100: 采样频率fSAMPLING=fMASTER/2, N=6 0101: 采样频率fSAMPLING=fMASTER/2, N=8 0110: 采样频率fSAMPLING=fMASTER/4, N=6 0111: 采样频率fSAMPLING=fMASTER/4, N=8 1000: 采样频率fSAMPLING=fMASTER/8, N=6 1001: 采样频率fSAMPLING=fMASTER/8, N=8 1010: 采样频率fSAMPLING=fMASTER/16, N=5 1011: 采样频率fSAMPLING=fMASTER/16, N=6 1100: 采样频率fSAMPLING=fMASTER/16, N=8 1101: 采样频率fSAMPLING=fMASTER/32, N=5 1110: 采样频率fSAMPLING=fMASTER/32, N=6 1111: 采样频率fSAMPLING=fMASTER/32, N=8</p>							

10.4.13. TIM1IER, 地址: 0x215

Bit	7	6	5	4	3	2	1	0
Name	T1BIE	T1TIE	T1COMIE	T1CC4IE	T1CC3IE	T1CC2IE	T1CC1IE	T1UIE
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW
7	T1BIE: 允许刹车中断 0: 禁止刹车中断; 1: 允许刹车中断。							
6	T1TIE: 触发中断使能 0: 禁止触发中断; 1: 使能触发中断。							
5	T1COMIE: 允许COM中断 0: 禁止COM中断; 1: 允许COM中断。							
4	T1CC4IE: 允许捕获/比较4中断 0: 禁止捕获/比较4中断; 1: 允许捕获/比较4中断。							
3	T1CC3IE: 允许捕获/比较3中断 0: 禁止捕获/比较3中断; 1: 允许捕获/比较3中断。							
2	T1CC2IE: 允许捕获/比较2中断 0: 禁止捕获/比较2中断; 1: 允许捕获/比较2中断。							
1	T1CC1IE: 允许捕获/比较1中断 0: 禁止捕获/比较1中断; 1: 允许捕获/比较1中断。							
0	T1UIE: 允许更新中断 0: 禁止更新中断; 1: 允许更新中断。							

10.4.14. TIM1SR1, 地址: 0x216

Bit	7	6	5	4	3	2	1	0
Type	T1BIF	T1TIF	T1COMIF	T1CC4IF	T1CC3IF	T1CC2IF	T1CC1IF	T1UIF
Reset	0	0	0	0	0	0	0	0
Type	R-W0	R-W0	R-W0	R-W0	R-W0	R-W0	R-W0	R-W0
7	<p>T1BIF: 刹车中断标记(写1清0, 写0无效) 一旦刹车输入有效, 由硬件对该位置1。如果刹车输入无效, 则该位可由软件清0。 0: 无刹车事件产生; 1: 刹车输入上检测到有效电平。</p>							
6	<p>T1TIF: 触发器中断标记(写1清0, 写0无效) 当发生触发事件(当从模式控制器处于除门控模式外的其它模式时, 在TRGI输入端检测到有效边沿, 或门控模式下的任一边沿)时由硬件对该位置1。它由软件清0。 0: 无触发器事件产生; 1: 触发中断等待响应。</p>							
5	<p>T1COMIF: COM中断标记(写1清0, 写0无效) 一旦产生COM事件(当捕获/比较控制位: CciE、CciNE、OciM已被更新)该位由硬件置1。它由软件清0。 0: 无COM事件产生; 1: COM中断等待响应。</p>							
4	<p>T1CC4IF: 捕获/比较4中断标记(写1清0, 写0无效) 参考CC1IF描述。</p>							
3	<p>T1CC3IF: 捕获/比较3中断标记(写1清0, 写0无效) 参考CC1IF描述。</p>							
2	<p>T1CC2IF: 捕获/比较2中断标记(写1清0, 写0无效) 参考CC1IF描述。</p>							
1	<p>T1CC1IF: 捕获/比较1中断标记 如果通道1配置为输出模式: (写1清0, 写0无效) 当计数器值与比较值匹配时该位由硬件置1, 但在中心对称模式下除外(参考TIM1_CR1寄存器的T1CMS位)。它由软件清0。 0: 无匹配发生; 1: CNT的值与T1CCR1值匹配。 注: 在中心对称模式下, 当计数器值为0时, 向上计数, 当计数器值为T1ARR时, 向下计数(它从0向上计数到T1ARR-1, 再由T1ARR向下计数到1)。因此, 对所有的T1SMS位值, 这两个值都不置标记。但是, 如果T1CCR1>T1ARR, 则当CNT达到T1ARR值时, T1CC1IF置1。 如果通道1配置为输入模式: 当捕获事件发生时该位由硬件置1, 它由软件清0或通过读TIM1CCR1L清0。 0: 无输入捕获产生; 1: 计数器值已被捕获(拷贝)至TIM1CCR1H/L(在IC1上检测到与所选极性相同的边沿)。</p>							
0	<p>T1UIF: 更新中断标记(写1清0, 写0无效) 当产生更新事件时该位由硬件置1。它由软件清0。 0: 无更新事件产生; 1: 更新事件等待响应。</p>							

10.4.15. TIM1SR2, 地址: 0x217

Bit	7	6	5	4	3	2	1	0
Name	reserved			T1CC4OF	T1CC3OF	T1CC2OF	T1CC1OF	reserved
Reset	—	—	—	0	0	0	0	—
Type	RO-0	RO-0	RO-0	RW	RW	RW	RW	RO-0
7:5	保留位							
4	<p>T1CC4OF: 捕获/比较4重复捕获标记(写1清0, 写0无效) 参见CC1OF描述。</p>							
3	<p>T1CC3OF: 捕获/比较3重复捕获标记(写1清0, 写0无效) 参见CC1OF描述。</p>							
2	<p>T1CC2OF: 捕获/比较2重复捕获标记(写1清0, 写0无效) 参见CC1OF描述。</p>							
1	<p>T1CC1OF: 捕获/比较1重复捕获标记(写1清0, 写0无效) 仅当相应的通道被配置为输入捕获时, 该标记可由硬件置1。写0可清除该位。 0: 无重复捕获产生; 1: 计数器的值被捕获到TIM1CCR1H/L寄存器时, T1CC1IF的状态已经为1。</p>							
0	保留位							

10.4.16. TIM1EGR, 地址: 0x218

Bit	7	6	5	4	3	2	1	0
Name	T1BG	T1TG	T1COMG	T1CC4G	T1CC3G	T1CC2G	T1CC1G	T1UG
Reset	0	0	0	0	0	0	0	0
Type	R0-W	R0-W	R0-W	R0-W	R0-W	R0-W	R0-W	R0-W
7	<p>T1BG: 产生刹车事件 该位由软件置1, 用于产生一个刹车事件, 由硬件自动清0。 0: 无动作; 1: 产生一个刹车事件。此时T1MOE=0、T1BIF=1, 若开启对应的中断(T1BIE=1), 则产生相应的中断。</p>							
6	<p>T1TG: 产生触发事件 该位由软件置1, 用于产生一个触发事件, 由硬件自动清0。 0: 无动作; 1: TIM1SR1寄存器的T1TIF=1, 若开启对应的中断 (T1TIE=1), 则产生相应的中断。</p>							
5	<p>T1COMG: 捕获/比较控制更新事件, 产生控制更新该位由软件置1, 由硬件自动清0。 0: 无动作; 1: 当T1CCPC=1, 允许更新T1CCxE、T1CCxNE、T1CCxP, T1CCxNP, T1OCxM, T1SMOD和T1GP位。 注: 该位只对拥有互补输出的通道有效。</p>							
4	<p>T1CC4G: 产生捕获/比较4事件 参考CC1G描述。</p>							
3	<p>T1CC3G: 产生捕获/比较3事件 参考CC1G描述。</p>							
2	<p>T1CC2G: 产生捕获/比较2事件 参考CC1G描述。</p>							
1	<p>T1CC1G: 产生捕获/比较1事件 该位由软件置1, 用于产生一个捕获/比较事件, 由硬件自动清0。 0: 无动作; 1: 在通道1上产生一个捕获/比较事件: 若通道1配置为输出: 设置T1CC1IF=1, 若开启对应的中断, 则产生相应的中断。若通道1配置为输入: 当前的计数器值被捕获至TIM1CCR1H/L寄存器, 设置T1CC1IF=1, 若开启对应的中断, 则产生相应的中断。若T1CC1IF已经为1, 则设置T1CC1OF=1。</p>							
0	<p>T1UG: 产生更新事件 该位由软件置1, 由硬件自动清0。 0: 无动作; 1: 重新初始化计数器, 并产生一个更新事件。注意预分频器的计数器也被清0(但是预分频系数不变)。若在中心对称模式下或T1DIR=0(向上计数)则计数器被清0; 若T1DIR=1(向下计数)则计数器取TIM1ARRH/L寄存器的值。</p>							

10.4.17. TIM1CCMR1, 地址: 0x219

配置为输出比较模式:

Bit	7	6	5	4	3	2	1	0
Name	T1OC1CE	T1OC1M[2:0]			T1OC1PE	T1OC1FE	T1CC1S[1:0]	
Rese	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW
7	<p>T1OC1CE: 输出比较1清零使能 该位用于使能使用TIM1_ETR引脚上的外部事件来清通道1的输出信号(OC1REF), 在外部事件发生时清除OCREF信号 0: OC1REF不受ETRF输入(来自TIM1_ETR引脚)的影响; 1: 一旦检测到ETRF输入高电平, OC1REF=0。</p>							
6:4	<p>T1OC1M[2:0]: 输出比较1模式 该3位定义了输出参考信号OC1REF的动作, 而OC1REF决定了OC1的值。OC1REF是高电平有效, 而OC1的有效电平取决于CC1P位。 000: 冻结。输出实际比较值(CCRx_SHAD)与计数器TIM1_CNT间的比较对OC1REF不起作用; 001: 匹配时设置通道1的输出为有效电平。当计数器TIM1_CNT的值与捕获/比较寄存器1(TIM1CCR1H/L)相同时, 强制OC1REF为高。 010: 匹配时设置通道1的输出为无效电平。当计数器TIM1_CNT的值与捕获/比较寄存器1(TIM1CCR1H/L)相同时, 强制OC1REF为低。 011: 翻转。当TIM1CCR1H/L=TIM1_CNT时, 翻转OC1REF的电平。 100: 强制为无效电平。强制OC1REF为低。 101: 强制为有效电平。强制OC1REF为高。 110: PWM模式1— 在向上计数时, 一旦TIM1_CNT<实际比较值(CCRx_SHAD)时OC1REF为有效电平, 否则为无效电平; 在向下计数时, 一旦TIM1_CNT>实际比较值(CCRx_SHAD)时, OC1REF为无效电平, 否则为有效电平。 111: PWM模式2— 在向上计数时, 一旦TIM1_CNT<实际比较值(CCRx_SHAD)时OC1REF为无效电平, 否则为有效电平; 在向下计数时, 一旦TIM1_CNT>实际比较值(CCRx_SHAD)时, OC1REF为有效电平, 否则为无效电平。 注1: 一旦LOCK级别设为3(TIM1_BKR寄存器中的T1LOCK位)并且T1CC1S=00(该通道配置成输出) 则该位不能被修改。 注2: 在PWM模式1或PWM模式2中, 只有当比较结果改变了或在输出比较模式中从冻结模式切换到PWM模式时, OC1REF电平才改变。</p>							
3	<p>T1OC1PE: 输出比较1预装载使能 0: 禁止TIM1CCR1H/L寄存器的预装载功能, 可随时写入T1CCR1预加载寄存器, 并且新写入的数值立即起作用。 1: 开启TIM1CCR1H/L寄存器的预装载功能, 读写操作仅对预装载寄存器操作, TIM1CCR1H/L的预装载值在更新事件到来时被加载至当前寄存器中。 注1: 一旦LOCK级别设为3(TIM1BKR寄存器中的T1LOCK位)并且T1CC1S=00(该通道配置成输出) 则该位不能被修改。 注2: 为了操作正确, 在PWM模式下必须使能预装载功能。但在单脉冲模式下(TIM1CR1寄存器的T1OPM=1), 它不是必须的。</p>							
2	<p>T1OC1FE: 输出比较1快速使能 该位用于加快CC输出对触发输入事件的响应。 0: 根据计数器与T1CCR1的值, 通道1正常操作, 即使触发器是打开的。当触发器的输入有一个有效沿时, 激活通道1输出的最小延时为5个时钟周期。 1: 输入到触发器的有效沿的作用就象发生了一次比较匹配。因此, OC被设置为比较电平而与比较结果无关。采样触发器的有效沿和通道1输出间的延时被缩短为3个时钟周期。 T1OC1FE只在通道1被配置成PWM1或PWM2模式时起作用。</p>							
1:0	<p>T1CC1S[1:0]: 捕获/比较1选择。 这2位定义通道的方向(输入/输出), 及输入脚的选择: 00: 通道1被配置为输出; 01: 通道1被配置为输入, IC1映射在TI1FP1上; 10: 通道1被配置为输入, IC1映射在TI2FP1上; 11: 通道1被配置为输入, IC1映射在TRC上。此模式仅工作在内部触发器输入被选中时(由TIM1SMCR寄存器的T1TS位选择)。 注: T1CC1S仅在通道关闭时(TIM1CCER1寄存器的T1CC1E=0, T1CC1NE=0且已被更新)才是可写的。</p>							

配置为输入捕捉模式：

Name	T1IC1F[3:0]				T1IC1PSC[1:0]		T1CC1S[1:0]	
Type	RO	RO	RO	RO	RO	RO	RO	RO
7:4	<p>T1IC1F[3:0]: 输入捕获1滤波器</p> <p>这几位定义了TI1输入的采样频率及数字滤波器长度。数字滤波器由一个事件计数器组成，只有发生了N个事件后输出的跳变才被认为有效。</p> <p>0000: 无滤波器, fSAMPLING=fMASTER 1000: 采样频率fSAMPLING=fMASTER/8, N=6</p> <p>0001: 采样频率fSAMPLING=fMASTER, N=2 1001: 采样频率fSAMPLING=fMASTER/8, N=8</p> <p>0010: 采样频率fSAMPLING=fMASTER, N=4 1010: 采样频率fSAMPLING=fMASTER/16, N=5</p> <p>0011: 采样频率fSAMPLING=fMASTER, N=8 1011: 采样频率fSAMPLING=fMASTER/16, N=6</p> <p>0100: 采样频率fSAMPLING=fMASTER/2, N=6 1100: 采样频率fSAMPLING=fMASTER/16, N=8</p> <p>0101: 采样频率fSAMPLING=fMASTER/2, N=8 1101: 采样频率fSAMPLING=fMASTER/32, N=5</p> <p>0110: 采样频率fSAMPLING=fMASTER/4, N=6 1110: 采样频率fSAMPLING=fMASTER/32, N=6</p> <p>0111: 采样频率fSAMPLING=fMASTER/4, N=8 1111: 采样频率fSAMPLING=fMASTER/32, N=8</p>							
3:2	<p>T1IC1PSC[1:0]: 输入/捕获1预分频器</p> <p>这2位定义了通道1输入(IC1)的预分频系数。</p> <p>一旦T1CC1E=0(TIM1CCER寄存器中), 则预分频器复位。</p> <p>00: 无预分频器, 捕获输入口上检测到的每一个边沿都触发一次捕获;</p> <p>01: 每2个事件触发一次捕获;</p> <p>10: 每4个事件触发一次捕获;</p> <p>11: 每8个事件触发一次捕获。</p>							
1:0	<p>T1CC1S[1:0]: 捕获/比较1选择。</p> <p>这2位定义通道的方向(输入/输出), 及输入脚的选择:</p> <p>00: 通道1被配置为输出;</p> <p>01: 通道1被配置为输入, IC1映射在TI1FP1上;</p> <p>10: 通道1被配置为输入, IC1映射在TI2FP1上;</p> <p>11: 通道1被配置为输入, IC1映射在TRC上。此模式仅工作在内部触发器输入被选中时(由TIM1SMCR寄存器的T1TS位选择)。</p> <p>注: T1CC1S仅在通道关闭时(TIM1CCER寄存器的T1CC1E=0, T1CC1NE=0且已被更新)才是可写的。</p>							

10.4.18. TIM1CCMR2, 地址: 0x21A

配置为输出比较模式, 位[7:2]可参考 TIM1CCMR1 对应位:

Bit	7	6	5	4	3	2	1	0
Name	T1OC2CE	T1OC2M[2:0]			T1OC2PE	T1OC2FE	T1CC2S[1:0]	
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW
7	T1OC2CE: 输出比较2清零使能							
6:4	T1OC2M[2:0]: 输出比较2模式							
3	T1OC2PE: 输出比较2预装载使能							
2	T1OC2FE: 输出比较2快速使能							
1:0	<p>T1CC2S[1:0]: 捕获/比较2选择。 该位定义通道的方向(输入/输出), 及输入脚的选择: 00: 通道2被配置为输出; 01: 通道2被配置为输入, IC2映射在TI2FP2上; 10: 通道2被配置为输入, IC2映射在TI1FP2上; 11: 预留 注: T1CC2S仅在通道关闭时(TIM1CCER1寄存器的T1CC2E=0, T1CC2NE=0且已被更新)才是可写的。</p>							

配置为输入捕捉模式:

Name	T1IC2F[3:0]				T1IC2PSC[1:0]		T1CC2S[1:0]	
Type	RO	RO	RO	RO	RO	RO	RO	RO
7:4	T1IC2F[3:0]: 输入捕获2滤波器							
3:2	T1IC2PSC[1:0]: 输入/捕获2预分频器							
1:0	<p>T1CC2S[1:0]: 捕获/比较2选择。 这2位定义通道的方向(输入/输出), 及输入脚的选择: 00: 通道2被配置为输出; 01: 通道2被配置为输入, IC2映射在TI2FP2上; 10: 通道2被配置为输入, IC2映射在TI1FP2上; 11: 通道2被配置为输入, IC2映射在TRC上。此模式仅工作在内部触发器输入被选中时(由TIM1SMCR寄存器的T1TS位选择)。 注: T1CC2S仅在通道关闭时(TIM1CCER1寄存器的T1CC2E=0, T1CC2NE=0且已被更新)才是可写的。</p>							

10.4.19. TIM1CCMR3, 地址: 0x21B

配置为输出比较模式, 位[7:2]可参考 TIM1CCMR1 对应位:

Bit	7	6	5	4	3	2	1	0
Type	T1OC3CE	T1OC3M[2:0]			T1OC3PE	T1OC3FE	T1CC3S[1:0]	
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW
7	T1OC3CE: 输出比较3清零使能							
6:4	T1OC3M[2:0]: 输出比较3模式							
3	T1OC3PE: 输出比较3预装载使能							
2	T1OC3FE: 输出比较3快速使能							
1:0	<p>T1CC3S[1:0]: 捕获/比较3选择。 该位定义通道的方向(输入/输出), 及输入脚的选择: 00: 通道3被配置为输出; 01: 通道3被配置为输入, IC3映射在TI3FP3上; 10: 通道3被配置为输入, IC3映射在TI4FP3上; 11: 预留 注: T1CC3S仅在通道关闭时(TIM1CCER2寄存器的T1CC3E=0, T1CC3NE=0且已被更新)才是可写的。</p>							

配置为输入捕捉模式:

Name	T1IC3F[3:0]				T1IC3PSC[1:0]		T1CC3S[1:0]	
Type	RO	RO	RO	RO	RO	RO	RO	RO
7:4	T1IC3F[3:0]: 输入捕获3滤波器							
3:2	T1IC3PSC[1:0]: 输入/捕获3预分频器							
1:0	<p>T1CC3S[1:0]: 捕获/比较3选择。 这2位定义通道的方向(输入/输出), 及输入脚的选择: 00: 通道3被配置为输出; 01: 通道3被配置为输入, IC3映射在TI3FP3上; 10: 通道3被配置为输入, IC3映射在TI4FP3上; 11: 预留 注: T1CC3S仅在通道关闭时(TIM1CCER2寄存器的T1CC3E=0, T1CC3NE=0且已被更新)才是可写的。</p>							

10.4.20. TIM1CCMR4, 地址: 0x21C

配置为输出比较模式, 位[7:2]可参考 TIM1CCMR1 对应位:

Bit	7	6	5	4	3	2	1	0
Name	T1OC4CE	T1OC4M[2:0]			T1OC4PE	T1OC4FE	T1CC4S[1:0]	
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW
7	T1OC4CE: 输出比较4清零使能							
6:4	T1OC4M[2:0]: 输出比较4模式							
3	T1OC4PE: 输出比较4预装载使能							
2	T1OC4FE: 输出比较4快速使能							
1:0	<p>T1CC4S[1:0]: 捕获/比较4选择。 该位定义通道的方向(输入/输出), 及输入脚的选择: 00: 通道4被配置为输出; 01: 通道4被配置为输入, IC4映射在TI3FP4上; 10: 通道4被配置为输入, IC4映射在TI4FP4上; 11: 预留 注: T1CC4S仅在通道关闭时(TIM1CCER2寄存器的T1CC4E=0)才是可写的。</p>							

配置为输入捕捉模式:

Name	T1IC4F[3:0]				T1IC4PSC[1:0]		T1CC4S[1:0]	
Type	RO	RO	RO	RO	RO	RO	RO	RO
7:4	T1IC4F[3:0]: 输入捕获4滤波器							
3:2	T1IC4PSC[1:0]: 输入/捕获4预分频器							
1:0	<p>T1CC4S[1:0]: 捕获/比较4选择。 这2位定义通道的方向(输入/输出), 及输入脚的选择: 00: 通道4被配置为输出; 01: 通道4被配置为输入, IC4映射在TI3FP4上; 10: 通道4被配置为输入, IC4映射在TI4FP4上; 11: 预留 注: T1CC4S仅在通道关闭时(TIM1CCER2寄存器的T1CC4E=0)才是可写的。</p>							

10.4.21. TIM1CCER1, 地址: 0x21D

Bit	7	6	5	4	3	2	1	0
Name	T1CC2NP	T1CC2NE	T1CC2P	T1CC2E	T1CC1NP	T1CC1NE	T1CC1P	T1CC1E
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW
7	T1CC2NP: 输入捕获/比较2互补输出极性。参考T1CC1NP的描述。							
6	T1CC2NE: 输入捕获/比较2互补输出使能。参考T1CC1NE的描述。							
5	T1CC2P: 输入捕获/比较2输出极性。参考T1CC1P的描述。							
4	T1CC2E: 输入捕获/比较2输出使能。参考T1CC1E的描述。							
3	T1CC1NP: 输入捕获/比较1互补输出极性 0: OC1N高电平有效; 1: OC1N低电平有效。 注1: 一旦LOCK级别(TIM1BKR寄存器中的T1LOCK位)设为3或2且T1CC1S=00(通道配置为输出) 则该位不能被修改。							
2	T1CC1NE: 输入捕获/比较1互补输出使能 0: 关闭— OC1N禁止输出, 因此OC1N的输出电平依赖于T1MOE、T1OSSI、T1OSSR、T1OIS1、T1OIS1N和T1CC1E位的值。 1: 开启— OC1N信号输出到对应的输出引脚, 其输出电平依赖于T1MOE、T1OSSI、T1OSSR、T1OIS1、T1OIS1N和T1CC1E位的值。							
1	T1CC1P: 输入捕获/比较1输出极性选择 通道1配置为输出: 0: OC1高电平有效; 1: OC1低电平有效。 通道1配置为触发输入: 0: 触发发生在TI1F的高电平或上升沿; 1: 触发发生在TI1F的低电平或下降沿。 CC1通道配置为捕捉输入: 0: 捕捉发生在TI1F的高电平或上升沿; 1: 捕捉发生在TI1F的低电平或下降沿。 注1: 一旦LOCK级别(TIM1BKR寄存器中的T1LOCK位)设为3或2, 则该位不能被修改。							
0	T1CC1E: 输入捕获/比较1输出使能 CC1通道配置为输出: 0: 关闭— OC1禁止输出, 因此OC1的输出电平依赖于T1MOE、T1OSSI、T1OSSR、T1OIS1、T1OIS1N和T1CC1NE位的值。 1: 开启— OC1信号输出到对应的输出引脚, 其输出电平依赖于T1MOE、T1OSSI、T1OSSR、T1OIS1、T1OIS1N和T1CC1NE位的值。 通道1配置为输入: 该位决定了计数器的值是否能被捕获到TIM1CCR1寄存器中。 0: 捕获禁止; 1: 捕获使能。							

10.4.22. TIM1CCER2, 地址: 0x21E

Bit	7	6	5	4	3	2	1	0
Name	T1GP	T1SMOD	T1CC4P	T1CC4E	T1CC3NP	T1CC3NE	T1CC3P	T1CC3E
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW
7	T1GP: 群组模式使能位 该位使能PWM群组模式。一旦使能, TIM1的CH1、CH2、CH3及其互补通道的占空比由TIM1CCR1H和TIM1CCR1L决定, 原本的配置失效。 0: 群组模式禁用 1: 群组模式使能							
6	T1SMOD: PWM同步模式选择位。 该位使能PWM同步模式。一旦使能, TIM1的CH1/2/3的互补通道信号与CH1/2/3正向信号完全相同。同时此模式下, 无法使用死区功能。 0: 同步模式禁用 1: 同步模式使能							
5	T1CC4P: 输入捕获/比较4输出极性。参考T1CC1P的描述。							
4	T1CC4E: 输入捕获/比较4输出使能。参考T1CC1E 的描述。							
3	T1CC3NP: 输入捕获/比较3互补输出极性。参考T1CC1NP的描述。							
2	T1CC3NE: 输入捕获/比较3互补输出使能。参考T1CC1NE的描述。							
1	T1CC3P: 输入捕获/比较3输出极性。参考T1CC1P的描述。							
0	T1CC3E: 输入捕获/比较3输出使能。参考T1CC1E 的描述。							

10.4.23. TIM1CNTRH, 地址: 0x28C

Bit	7	6	5	4	3	2	1	0
Name	T1CNT[15:8]							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW
7:0	T1CNT[15:8]: 计数器的高8位值							

10.4.24. TIM1CNTRL, 地址: 0x28D

Bit	7	6	5	4	3	2	1	0
Name	T1CNT[7:0]							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW
7:0	T1CNT[7:0]: 计数器的低8位值							

10.4.25. TIM1PSCRH, 地址: 0x28E

Bit	7	6	5	4	3	2	1	0
Name	T1PSC[15:8]							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW
7:0	T1PSC[15:7]: 预分频器的高8位值 预分频器用于对CK_PSC进行分频。 计数器的时钟频率(f_{CK_CNT})等于 $f_{CK_PSC}/(PSCR[15:0]+1)$ 。 PSCR为实际装入预分频器影子寄存器的值。这意味着为了使新的值起作用, 必须产生一个更新事件或者T1CEN=0。							

10.4.26. TIM1PSCRL, 地址: 0x28F

Bit	7	6	5	4	3	2	1	0
Name	T1PSC[7:0]							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW
7:0	T1PSC[7:0]: 预分频器的低8位值 预分频器用于对CK_PSC进行分频。 计数器的时钟频率(f_{CK_CNT})等于 $f_{CK_PSC}/(PSCR[15:0]+1)$ 。 PSCR为实际装入预分频器影子寄存器的值。这意味着为了使新的值起作用, 必须产生一个更新事件或者T1CEN=0。							

10.4.27. TIM1ARRH, 地址: 0x290

Bit	7	6	5	4	3	2	1	0
Name	T1ARR[15:8]							
Reset	1	1	1	1	1	1	1	1
Type	RW	RW	RW	RW	RW	RW	RW	RW
7:0	T1ARR[15:8]: 自动重装载的高8位值 T1ARR为将要装载入实际的自动重装载寄存器的值。 当自动重装载的值为空时, 计数器不工作。							

10.4.28. TIM1ARRL, 地址: 0x291

Bit	7	6	5	4	3	2	1	0
Name	T1ARR[7:0]							
Reset	1	1	1	1	1	1	1	1
Type	RW	RW	RW	RW	RW	RW	RW	RW
7:0	T1ARR[7: 0]: 自动重装载的低8位值 T1ARR为将要装载入实际的自动重装载寄存器的值。 当自动重装载的值为空时, 计数器不工作。							

10.4.29. TIM1RCR, 地址: 0x292

Bit	7	6	5	4	3	2	1	0
Name	T1REP[7:0]							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW
7:0	<p>T1REP[7:0]: 重复计数器的值</p> <p>开启了预装载功能后, 这些位允许用户设置比较寄存器的更新速率(即周期性地从预装载寄存器传输到当前寄存器); 如果允许产生更新中断, 则会同时影响产生更新中断的速率。</p> <p>每次向下重复计数器达到0, 会产生一个更新事件并且重复计数器重新从T1REP值开始计数。由于重复计数器只有在周期更新事件(UEV)发生时才重载T1REP值, 因此对TIM1RCR寄存器写入的新值只在下次周期更新事件发生时才起作用。</p> <p>这意味着在PWM模式中, (T1REP+1)对应着:</p> <ul style="list-style-type: none"> --- 在边沿对齐模式下, PWM周期的数目; --- 在中心对称模式下, PWM半周期的数目; 							

10.4.30. TIM1CCR1H, 地址: 0x293

Bit	7	6	5	4	3	2	1	0
Name	T1CCR1[15:8]							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW
7:0	<p>T1CCR1[15:8]: 捕获/比较1的高8位值</p> <p>若通道1配置为输出(TIM1CCMR1的T1CC1S=00):</p> <p>T1CCR1H/L为装入当前捕获/比较1寄存器的值(预装载值)。</p> <p>如果在TIM1CCMR1寄存器(T1OC1PE位)中未选择预装载功能, 写入的数值会立即传输至当前寄存器中。否则只有当更新事件发生时, 此预装载值才传输至当前捕获/比较1寄存器中。</p> <p>当前捕获/比较寄存器的值同计数器TIM1_CNT的值相比较, 并在OC1端口上产生输出信号。</p> <p>若通道1配置为输入:</p> <p>T1CCR1H/L包含了上一次输入捕获1事件(IC1)发生时的计数器值(此时该寄存器为只读)。</p>							

10.4.31. TIM1CCR1L, 地址: 0x294

Bit	7	6	5	4	3	2	1	0
Name	T1CCR1[7:0]							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW
7:0	T1CCR1[7:0]: 捕获/比较1的低8位值							

10.4.32. TIM1CCR2H, 地址: 0x295

Bit	7	6	5	4	3	2	1	0
Name	T1CCR2[15:8]							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW
7:0	<p>T1CCR2[15:8]: 捕获/比较2的高8位值</p> <p>若通道2配置为输出(TIM1CCMR2的T1CC2S=00):</p> <p>T1CCR2H/L包含了装入当前捕获/比较2寄存器的值(预装载值)。</p> <p>如果在TIM1CCMR2寄存器(T1OC2PE位)中未选择预装载功能, 写入的数值会立即传输至当前寄存器中。否则只有当更新事件发生时, 此预装载值才传输至当前捕获/比较1寄存器中。</p> <p>当前捕获/比较寄存器的值同计数器TIM1_CNT的值相比较, 并在OC2端口上产生输出信号。</p> <p>若通道2配置为输入:</p> <p>T1CCR2H/L包含了由上一次输入捕获2事件(IC2)传输的计数器值(此时该寄存器为只读)。</p>							

10.4.33. TIM1CCR2L, 地址: 0x296

Bit	7	6	5	4	3	2	1	0
Name	T1CCR2[7:0]							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW
7:0	T1CCR2[7:0]: 捕获/比较2的低8位值							

10.4.34. TIM1CCR3H, 地址: 0x297

Bit	7	6	5	4	3	2	1	0
Name	T1CCR3[15:8]							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW
7:0	<p>T1CCR3[15:8]: 捕获/比较3的高8位值</p> <p>若通道2配置为输出(TIM1CCMR3的T1CC3S=00):</p> <p>T1CCR3H/L包含了装入当前捕获/比较3寄存器的值(预装载值)。</p> <p>如果在TIM1CCMR3寄存器(T1OC3PE位)中未选择预装载功能, 写入的数值会立即传输至当前寄存器中。否则只有当更新事件发生时, 此预装载值才传输至当前捕获/比较1寄存器中。</p> <p>当前捕获/比较寄存器的值同计数器TIM1_CNT的值相比较, 并在OC3端口上产生输出信号。</p> <p>若通道3配置为输入:</p> <p>T1CCR3H/L包含了由上一次输入捕获3事件(IC3)传输的计数器值(此时该寄存器为只读)。</p>							

10.4.35. TIM1CCR3L, 地址: 0x298

Bit	7	6	5	4	3	2	1	0
Name	T1CCR3[7:0]							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW
7:0	T1CCR3[7:0]: 捕获/比较3的低8位值							

10.4.36. TIM1CCR4H, 地址: 0x299

Bit	7	6	5	4	3	2	1	0
Name	T1CCR4[15:8]							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW
7:0	<p>T1CCR4[15:8]: 捕获/比较4的高8位值</p> <p>若通道2配置为输出(TIM1CCMR4的T1CC4S=00):</p> <p>T1CCR4H/L包含了装入当前捕获/比较4寄存器的值(预装载值)。</p> <p>如果在TIM1CCMR4寄存器(T1OC4PE位)中未选择预装载功能, 写入的数值会立即传输至当前寄存器中。否则只有当更新事件发生时, 此预装载值才传输至当前捕获/比较1寄存器中。</p> <p>当前捕获/比较寄存器的值同计数器TIM1_CNT的值相比较, 并在OC4端口上产生输出信号。</p> <p>若通道4配置为输入:</p> <p>T1CCR4H/L包含了由上一次输入捕获4事件(IC4)传输的计数器值(此时该寄存器为只读)。</p>							

10.4.37. TIM1CCR4L, 地址: 0x29A

Bit	7	6	5	4	3	2	1	0
Name	T1CCR4[7:0]							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW
7:0	T1CCR4[7:0]: 捕获/比较4的低8位值							

10.4.38. TIM1BKR, 地址: 0x29B

Bit	7	6	5	4	3	2	1	0
Name	T1MOE	T1AOE	T1BKP	T1BKE	T1OSSR	T1OSSI	T1LOCK[1:0]	
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW
7	<p>T1MOE: 主输出使能 一旦刹车输入有效, 该位被硬件异步清0。根据T1AOE位的设置值, 该位可以由软件置1或被自动置1。它仅对配置为输出的通道有效。 0: 禁止OC和OCN输出或强制为空闲状态; 1: 如果设置了相应的使能位(TIM1CCERx寄存器的T1CCxE位), 则使能OC和OCN输出。</p>							
6	<p>T1AOE: 自动输出使能 0: T1MOE只能被软件置1; 1: T1MOE能被软件置1或在下一个更新事件被自动置1(如果刹车输入无效)。 注: 一旦LOCK级别(TIM1BKR寄存器中的T1LOCK位)设为1, 则该位不能被修改。</p>							
5	<p>T1BKP: 刹车输入极性 (只对故障源TIM1_BKIN有效) 0: 刹车输入低电平有效; 1: 刹车输入高电平有效。 注: 一旦LOCK级别(TIM1BKR寄存器中的T1LOCK位)设为1, 则该位不能被修改。</p>							
4	<p>T1BKE: 刹车功能使能 0: 禁止刹车输入(BRK); 1: 开启刹车输入(BRK)。 注: 一旦LOCK级别(TIM1BKR寄存器中的T1LOCK位)设为1, 则该位不能被修改。</p>							
3	<p>T1OSSR: 运行模式下“关闭状态”选择 该位用于当T1MOE=1且通道为互补输出时。 0: 当定时器不工作时, 禁止OC/OCN输出(OC/OCN使能输出信号=0); 1: 当定时器不工作时, 一旦CCxE=1或CCxNE=1, 首先开启OC/OCN并输出无效电平, 然后置OC/OCN使能输出信号=1。 注: 一旦LOCK级别(TIM1BKR寄存器中的T1LOCK位)设为2, 则该位不能被修改。</p>							
2	<p>T1OSSI: 空闲模式下“关闭状态”选择 该位用于当T1MOE=0且通道设为输出时。 0: 当定时器不工作时, 禁止OC/OCN输出(OC/OCN使能输出信号=0); 1: 当定时器不工作时, 一旦CCxE=1或CCxNE=1, OC/OCN首先输出其空闲电平, 然后OC/OCN使能输出信号=1。 注: 一旦LOCK级别(TIM1BKR寄存器中的T1LOCK位)设为2, 则该位不能被修改。</p>							
1:0	<p>T1LOCK[1:0]: 锁定设置 该位为防止软件错误而提供写保护。 00: 锁定关闭, 寄存器无写保护; 01: 锁定级别1, 不能写入TIM1BKR寄存器的T1BKE、T1BKP、T1AOE位和TIM1OISR寄存器的T1OISI位; 10: 锁定级别2, 不能写入锁定级别1中的各位, 也不能写入输出极性位(一旦相关通道通过T1CCxS位设为输出, 输出极性位是TIM1CCERx寄存器的T1CCxP位)以及T1OSSR/T1OSSI位; 11: 锁定级别3, 不能写入锁定级别2中的各位, 也不能写入输出控制位(一旦相关通道通过T1CCxS位设为输出, 输出控制位是TIM1CCMRx寄存器的T1OCIM/T1OCiPE位); 注: 在系统复位后, 只能写一次LOCK位, 一旦写入TIM1BDR寄存器, 则其内容保持不变直至复位。</p>							

10.4.39. TIM1DTR, 地址: 0x29C

Bit	7	6	5	4	3	2	1	0
Name	T1DTG[7:0]							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW
7:0	<p>T1UTG[7:0]: 死区发生器设置</p> <p>这些位定义了插入互补输出之间的死区持续时间。假设DT表示其持续时间, t_{CK_PSC}为TIM1的时钟脉冲:</p> <p>T1DTG[7:5]=0xx => DT=DTG[7:0]x tdtg, 其中: tdtg = t_{CK_PSC}. (f1)</p> <p>T1DTG[7:5]=10x => DT=(64+DTG[5:0])x tdtg, 其中: tdtg = t_{CK_PSC}. (f2)</p> <p>T1DTG[7:5]=110 => DT=(32+DTG[4:0])x tdtg, 其中: tdtg=8x t_{CK_PSC}. (f3)</p> <p>T1DTG[7:5]=111 => DT=(32+DTG[4:0])x tdtg, 其中: tdtg=16x t_{CK_PSC}. (f4)</p> <p>举例</p> <p>如果t_{CK_PSC} =125 ns (8 MHz), 可能的死区时间为:</p> <p>T1DTG[7:0] = 0 到7Fh, 0到15875 ns, 步长时间为125 ns (参考 f1)</p> <p>T1DTG[7:0] = 80h到BFh, 16μs到31750ns, 步长时间为250 ns (参考 f2)</p> <p>T1DTG[7:0] = C0h到DFh, 32μs到63μs, 步长时间为1μs (参考f3)</p> <p>T1DTG[7:0] = E0h到FFh, 64μs到126μs, 步长时间为2 μs (参考f4)</p> <p>注: 一旦LOCK级别(TIM1BKR寄存器中的T1LOCK位)设为1、2或3, 则不能修改这些位。</p>							

10.4.40. TIM1OISR, 地址: 0x29D

Bit	7	6	5	4	3	2	1	0
Name	reserved	T1OIS4	T1OIS3N	T1OIS3	T1OIS2N	T1OIS2	T1OIS1N	T1OIS1
Reset	—	0	0	0	0	0	0	0
Type	RO-0	RW	RW	RW	RW	RW	RW	RW
7	保留位							
6	T1OIS4: 输出空闲状态4(OC4输出)。参见T1OIS1位。							
5	T1OIS3N: 输出空闲状态3(OC3N输出)。参见T1OIS1N位。							
4	T1OIS3: 输出空闲状态3(OC3输出)。参见T1OIS1位。							
3	T1OIS2N: 输出空闲状态2(OC2N输出)。参见T1OIS1N位。							
2	T1OIS2: 输出空闲状态2(OC2输出)。参见T1OIS1位。							
1	<p>T1OIS1N: 输出空闲状态1(OC1N输出)。</p> <p>0: 当T1MOE=0时, 则在一个死区时间后, OC1N=0;</p> <p>1: 当T1MOE=0时, 则在一个死区时间后, OC1N=1。</p> <p>注: 已经设置了LOCK(TIM1BKR寄存器)级别1、2或3后, 该位不能被修改。</p>							
0	<p>T1OIS1: 输出空闲状态1(OC1输出)。</p> <p>0: 当T1MOE=0时, 如果OC1N使能, 则在一个死区后, OC1=0;</p> <p>1: 当T1MOE=0时, 如果OC1N使能, 则在一个死区后, OC1=1。</p> <p>注: 已经设置了LOCK(TIM1BKR寄存器)级别1、2或3后, 该位不能被修改。</p>							

10.4.41. LEBCON 寄存器，地址 0x41C

Bit	7	6	5	4	3	2	1	0
Name	LEBEN	LEBCH[1:0]		reserved	EDGS	BKS[2:0]		
Reset	0	0	0	—	0	0	0	0
Type	RW	RW	RW	RO-0	RW	RW	RW	RW

Bit	Name	Function
7	LEBEN	前沿消隐使能位（仅当 ADGO=0 时可进行切换，否则 ADC 工作异常） 1 = 使能 0 = 禁止
6:5	LEBCH[1:0]	前沿消隐通道选择 00 = TIM1_CH1 01 = TIM1_CH2 10 = TIM1_CH3 11 = TIM1_CH4
4	N/A	保留位，读 0
3	EDGS	PWM 消隐沿选择 0 = PWM 上升沿 1 = PWM 下降沿
2	BKS[2:0]	BKS[2:0], TIM1 的故障源使能，高有效 BKS2: 选择 ADC 阈值比较 BKS1: 选择 LVD 检测 BKS0: 选择 BKIN 管脚
1		
0		

11.通用定时器 TIM2

11.1.1.1. 特性

TIM2 的功能除捕捉比较通道数量不同以外，其他相同：

- 16bit 的向上计数，支持自动重载；
- 计数时钟预分频；
- 支持 1/2 个独立的捕捉比较通道，通道可支持：
 - 输入捕捉
 - 输出比较
 - PWM 产生
- 中断事件：
 - 更新事件：计数器溢出，计数器初始化
 - 输入捕捉事件
 - 输出比较事件

11.1.1.2. 原理框图




图 11.1 TIM2 原理框图

11.2. 功能描述

整个 TIM2 可以分为两个大的功能部分：计数基本单元和捕捉比较通道。计数基本单元分为向上计数器、自动加载寄存器、预分频器；捕捉比较通道分为捕捉输入通道，输出比较通道和输出控制。

11.2.1. 计数基本单元




图 11.2 计数基本单元框图

计数基本单元包括：

- 16 位向上计数器
- 16 位自动重加载寄存器
- 4 位可编程预分频器

TIM2 没有重复计数器

11.2.1.1. 时钟源选择

时钟源可由 TCKSRC 寄存器进行配置：

- T2CKSRC[2:0]=000 时，系统时钟/主时钟为 TIM2 时钟
- T2CKSRC[2:0]=001 时，HIRC 为 TIM2 时钟
- T2CKSRC[2:0]=010 时，XT 时钟/外部时钟为 TIM2 时钟
- T2CKSRC[2:0]=011 时，HIRC 的 2 倍频为 TIM2 时钟
- T2CKSRC[2:0]=100 时，XT 时钟/外部时钟的 2 倍频为 TIM2 时钟
- T2CKSRC[2:0]=101 时，LIRC 为 TIM2 时钟
- T2CKSRC[2:0]=110 时，LP 时钟/外部时钟为 TIM2 时钟
- T2CKSRC[2:0]=111 时，LP 时钟/外部时钟的 2 倍频为 TIM2 时钟

11.2.1.2. 向上计数器




图 11.3 向上计数器

TIM2 计数器只能向上计数。计数器从 0 开始计数向上计数，计到 TIM1_ARR 寄存器所设数值。然后重新从 0 开始计数并产生一个计数器上溢事件；如果 T2UDIS 设为 0，那么还会产生一个更新事件 UEV。

11.2.1.3. 预分频器

计数时钟可以进行 4bit 的时钟预分频：

$$f_{CK_CNT} = f_{CK_PSC} / 2^{(PSCR[3:0])}$$

预分频支持分频自动更新，即在更新事件发生后，能够自动改变预分频值。当 T2CEN 为 0 时，写入预分频寄存器的值也能直接加载实际应用的预分频寄存器中。

11.2.2. 捕捉比较通道

TIM2CCMRx 寄存器是复用寄存器。

当作为输出比较通道时，TIM2CCMRx 寄存器作为输出配置寄存器，并且第 7 位和第 2 位禁止配置，保持为默认值；下表为 TIM2CCMRx 作为输出配置寄存器时的具体意义：

Bit	7	6	5	4	3	2	1	0
Name	T2OCxCE	T2OCxM[2:0]			T2OCxPE	T2OCxFE	T2CCxS[1:0]	
Rese	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW

表 11.1 TIM2CCMRx 作为输出配置寄存器

当作为输入捕捉通道时，TIM2CCMRx 寄存器作为输入配置寄存器；下表为 TIM2CCMRx 作为输出配置寄存器时的具体意义：

Bit	7	6	5	4	3	2	1	0
Name	T2ICxF[3:0]				T2ICxPSC[1:0]		T2CCxS[1:0]	
Rese	0	0	0	0	0	0	0	0
Type	RO	RO	RO	RO	RO	RO	RO	RO

表 10.2 TIM2CCMRx 作为输入配置寄存器

11.2.2.1. 捕捉输入通道




图 11.4 输入通道框图

11.2.2.2. 输出比较通道




图 11.5 输出通道框图

TIM2 的输出没有死区功能，没有互补输出功能，也没有刹车功能。

11.2.3. TIM2 中断

TIM2 有以下 4 个中断请求源：

- 捕捉/比较 3 中断
- 捕捉/比较 2 中断
- 捕捉/比较 1 中断
- 更新中断

在用这些中断之前需要提前打开 TIM2IER 寄存器中的中断使能位(T2CCiIE 和 T2UIE)。

不同的中断源还可以配置通过 TIM2EGR 寄存器来产生(软件产生中断)。

11.2.4. 与 TIM2 相关寄存器汇总

名称	地址	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0	复位值
TIM2CR1	0x30C	T2ARPE	—	—	—	T2OPM	T2URS	T2UDIS	T2CEN	0--- 0000
TIM2IER	0x30D	—	—	—	—	T2CC3IE	T2CC2IE	T2CC1IE	T2UIE	---- 0000
TIM2SR1	0x30E	—	—	—	—	T2CC3IF	T2CC2IF	T2CC1IF	T2UIF	---- 0000
TIM2SR2	0x30F	—	—	—	—	T2CC3OF	T2CC2OF	T2CC1OF	—	---- 00 0 -
TIM2EGR	0x310	—	—	—	—	T2CC3G	T2CC2G	T2CC1G	T2UG	---- 0000
TIM2CCMR1 (output mode)	0x311	—	T2OC1M[2:0]			T2OC1PE	—	T2CC1S[1:0]		-000 0-00
TIM2CCMR1 (input mode)		T2IC1F[3:0]			T2IC1PSC[1:0]		T2CC1S[1:0]		0000 0000	
TIM2CCMR2 (output mode)	0x312	—	T2OC2M[2:0]			T2OC2PE	—	T2CC2S[1:0]		-000 0-00
TIM2CCMR2 (input mode)		T2IC2F[3:0]			T2IC2PSC[1:0]		T2CC2S[1:0]		0000 0000	
TIM2CCMR3 (output mode)	0x313	—	T2OC2M[2:0]			OC3PE	—	T2CC3S[1:0]		-000 0-00
TIM2_CCMR3 (input mode)		T2IC3F[3:0]			T2IC3PSC[1:0]		T2CC3S[1:0]		0000 0000	
TIM2CCER1	0x314	—	—	T2CC2P	T2CC2E	—	—	T2CC1P	T2CC1E	--0 --00
TIM2CCER2	0x315	—	—	—	—	—	—	T2CC3P	T2CC3E	---- --00
TIM2CNTRH	0x316	T2CNT[15:8]								0000 0000
TIM2CNTRL	0x317	T2CNT[7:0]								0000 0000
TIM2PSCR	0x318	—	—	—	—	T2PSC[3:0]				---- 0000
TIM2ARRH	0x319	T2ARR[15:8]								1111 1111
TIM2ARRL	0x31A	T2ARR[7:0]								1111 1111
TIM2CCR1H	0x31B	T2CCR1[15:8]								0000 0000
TIM2CCR1L	0x31C	T2CCR1[7:0]								0000 0000
TIM2CCR2H	0x31D	T2CCR2[15:8]								0000 0000
TIM2CCR2L	0x31E	T2CCR2[7:0]								0000 0000
TIM2CCR3H	0x29E	T2CCR3[15:8]								0000 0000
TIM2CCR3L	0x29F	T2CCR3[7:0]								0000 0000

11.2.5. TIM2CR1, 地址 0x30C

Bit	7	6	5	4	3	2	1	0
Name	T2ARPE	reversed			T2OPM	T2URS	T2UDIS	T2CEN
Reset	0	—	—	—	0	0	0	0
Type	RW	RO-0	RO-0	RO-0	RW	RW	RW	RW
7	<p>T2ARPE: 自动预装载允许位</p> <p>0: TIM2ARRH/L 寄存器没有缓冲, 它可以被直接写入;</p> <p>1: TIM2ARRH/L 寄存器由预装载缓冲器缓冲。</p>							
6:4	保留位							
3	<p>T2OPM: 单脉冲模式</p> <p>0: 在发生更新事件时, 计数器不停止;</p> <p>1: 在发生下一次更新事件(清除T2CEN位)时, 计数器停止。</p>							
2	<p>T2URS: 更新请求源</p> <p>0: 如果T2UDIS允许产生更新事件, 则下述任一事件产生一个更新中断: 寄存器被更新(计数器上溢/下溢)</p> <p>1: 如果T2UDIS允许产生更新事件, 则只有当下列事件发生时才产生更新中断, 并UIF置1: 寄存器被更新(计数器上溢/下溢)</p>							
1	<p>T2UDIS: 禁止更新</p> <p>0: 一旦下列事件发生, 产生更新(UEV)事件: 计数器溢出/下溢 产生软件更新事件</p> <p>1: 不产生更新事件, 影子寄存器(ARR_SHAD、PSC_SHAD、CCR_x_SHAD)保持它们的值。</p>							
0	<p>T2CEN: 允许计数器</p> <p>0: 禁止计数器;</p> <p>1: 使能计数器。</p>							

11.2.6. TIM2IER, 地址 0x30D

Bit	7	6	5	4	3	2	1	0
Name	reserved				T2CC3IE	T2CC2IE	T2CC1IE	T2UIE
Reset	—	—	—	—	0	0	0	0
Type	RO-0	RO-0	RO-0	RO-0	R-W0	R-W0	R-W0	R-W0
7:4	保留位							
3	T2CC3IE: 允许捕获/比较3中断 0: 禁止捕获/比较3中断; 1: 允许捕获/比较3中断。							
2	T2CC2IE: 允许捕获/比较2中断 0: 禁止捕获/比较2中断; 1: 允许捕获/比较2中断。							
1	T2CC1IE: 允许捕获/比较1中断 0: 禁止捕获/比较1中断; 1: 允许捕获/比较1中断。							
0	T2UIE: 允许更新中断 0: 禁止更新中断; 1: 允许更新中断。							

11.2.7. TIM2SR1, 地址 0x30E

Bit	7	6	5	4	3	2	1	0
Name	reserved				T2CC3IF	T2CC2IF	T2CC1IF	T2UIF
Reset	—	—	—	—	0	0	0	0
Type	RO-0	RO-0	RO-0	RO-0	R-W0	R-W0	R-W0	R-W0
7:4	保留位							
3	T2CC3IF: 捕获/比较3中断标记(写1清0, 写0无效) 参考T2CC1IF描述。							
2	T2CC2IF: 捕获/比较2中断标记(写1清0, 写0无效) 参考T2CC1IF描述。							
1	T2CC1IF: 捕获/比较1中断标记 如果通道1配置为输出模式: (写1清0, 写0无效) 如果通道1配置为输出比较模式: 当计数器值与比较值匹配时该位由硬件置1; 它由软件清0。 0: 无匹配发生; 1: TIM2_CNT的值与TIM2CCR1H/L的值匹配。 如果通道1配置为输入捕捉模式: 当捕获事件发生时该位由硬件置1, 它由软件清0或通过读TIM2CCR1L清0。 0: 无输入捕获产生; 1: 计数器值已被捕获(拷贝)至TIM2CCR1H/L(在IC1上检测到与所选极性相同的边沿)。							
0	T2UIF: 更新中断标记(写1清0, 写0无效) 当产生更新事件时该位由硬件置1。它由软件清0。 0: 无更新事件产生; 1: 更新事件等待响应。							

11.2.8. TIM2SR2, 地址 0x30F

Bit	7	6	5	4	3	2	1	0
Name	reserved				T2CC3OF	T2CC2OF	T2CC1OF	reserved
Reset	—	—	—	—	0	0	0	—
Type	RO-0	RO-0	RO-0	RO-0	R-W0	R-W0	R-W0	RO-0
7:4	保留位							
3	T2CC3OF: 捕获/比较3重复捕获标记(写1清0, 写0无效) 参见T2CC1OF描述。							
2	T2CC2OF: 捕获/比较2重复捕获标记(写1清0, 写0无效) 参见T2CC1OF描述。							
1	T2CC1OF: 捕获/比较1重复捕获标记(写1清0, 写0无效) 仅当相应的通道被配置为输入捕获时, 该标记可由硬件置1。写0可清除该位。 0: 无重复捕获产生; 1: 计数器的值被捕获到TIM2CCR1H/L寄存器时, T2CC1IF的状态已经为1。							
0	保留位							

11.2.9. TIM2EGR, 地址 0x310

Bit	7	6	5	4	3	2	1	0
Name	reserved				T2CC3G	T2CC2G	T2CC1G	T2UG
Reset	—	—	—	—	0	0	0	0
Type	RO-0	RO-0	RO-0	RO-0	RW	RW	RW	RW
7:4	保留位							
3	T2CC3G: 产生捕获/比较3事件 参考T2CC1G描述。							
2	T2CC2G: 产生捕获/比较2事件 参考T2CC1G描述。							
1	T2CC1G: 产生捕获/比较1事件 该位由软件置1, 用于产生一个捕获/比较事件, 由硬件自动清0。 0: 无动作; 1: 在通道1上产生一个捕获/比较事件。 若通道1配置为输出: 设置T2CC1IF=1, 若开启对应的中断, 则产生相应的中断。 若通道1配置为输入: 当前的计数器值被捕获至TIM2CCR1H/L寄存器, 设置T2CC1IF=1, 若开启对应的中断, 则产生相应的中断。 若T2CC1IF已经为1, 则设置T2CC1OF=1。							
0	T2UG: 产生更新事件 该位由软件置1, 由硬件自动清0。 0: 无动作; 1: 重新初始化计数器, 并产生一个更新事件。 注意: 预分频器的计数器也被清0(但是预分频系数不变)。若在T2DIR=0(向上计数)则计数器被清0; 若T2DIR=1(向下计数)则计数器初始化为TIM1ARRH/L的值。							

11.2.10. TIM2CCMR1, 地址 0x311

配置为输出比较模式:

Bit	7	6	5	4	3	2	1	0
Name	reserved	T2OC1M[2:0]			T2OC1PE	reserved	T2CC1S[1:0]	
Reset	—	0	0	0	0	—	0	0
Type	RO-0	RW	RW	RO-0	RW	RO-0	RW	RW
7	保留位							
6:4	<p>T2OC1M[2:0]: 输出比较1模式</p> <p>该3位定义了输出参考信号OC1REF的动作, 而OC1REF决定了OC1的值。OC1REF是高电平有效, 而OC1的有效电平取决于T2CC1P位。</p> <p>000: 冻结。输出实际比较值(CCRx_SHAD)与计数器TIM2_CNT间的比较对OC1REF不起作用;</p> <p>001: 匹配时设置通道1的输出为有效电平。当计数器TIM2_CNT的值与实际比较值(CCRx_SHAD)相同时, 强制OC1REF为高。</p> <p>010: 匹配时设置通道1的输出为无效电平。当计数器TIM2_CNT的值与实际比较值(CCRx_SHAD)相同时, 强制OC1REF为低。</p> <p>011: 翻转。当TIM2_CCR1=TIM2_CNT时, 翻转OC1REF的电平。</p> <p>100: 强制为无效电平。强制OC1REF为低。</p> <p>101: 强制为有效电平。强制OC1REF为高。</p> <p>110: PWM模式1— 在向上计数时, 一旦TIM2_CNT<实际比较值(CCRx_SHAD)时OC1REF为有效电平, 否则为无效电平; 在向下计数时, 一旦TIM2_CNT>实际比较值(CCRx_SHAD)时OC1REF为无效电平, 否则为有效电平。111: PWM模式2— 在向上计数时, 一旦TIM2_CNT<实际比较值(CCRx_SHAD)时OC1REF为无效电平, 否则为有效电平; 在向下计数时, 一旦TIM2_CNT>实际比较值(CCRx_SHAD)时OC1REF为有效电平, 否则为无效电平。</p> <p>注1: 在PWM模式1或PWM模式2中, 只有当比较结果改变了或在输出比较模式中从冻结模式切换到PWM模式时, OC1REF电平才改变。</p>							
3	<p>T2OC1PE: 输出比较1预装载使能</p> <p>0: 禁止TIM2CCR1H/L寄存器的预装载功能, 可随时写入T2CCR1预加载寄存器, 并且新写入的数值立即起作用。</p> <p>1: 开启TIM2CCR1H/L寄存器的预装载功能, 读写操作仅对预装载寄存器操作, TIM2CCR1H/L的预装载值在更新事件到来时被加载至当前寄存器中。</p>							
2	保留位							
1:0	<p>T2CC1S[1:0]: 捕获/比较1 选择。</p> <p>这2位定义通道的方向(输入/输出), 及输入脚的选择:</p> <p>00: 通道1被配置为输出;</p> <p>01: 通道1被配置为输入, IC1映射在TI1FP1上;</p> <p>10: 通道1被配置为输入, IC1映射在TI2FP1上;</p> <p>11: 预留</p> <p>注: T2CC1S仅在通道关闭时(TIM2CCER1寄存器的T2CC1E=0)才是可写的。</p>							

配置为输入捕捉模式：

Name	T2IC1F[3:0]				T2IC1PSC[1:0]		T2CC1S[1:0]	
Reset	0	0	0	0	0	0	0	0
Type	RO	RO	RO	RO	RO	RO	RO	RO
7:4	<p>T2IC1F[3:0]：输入捕获1滤波器 这几位定义了TI1输入的采样频率及数字滤波器长度。数字滤波器由一个事件计数器组成，只有发生了N个事件后输出的跳变才被认为有效。</p> <p>0000：无滤波器，$f_{SAMPLING}=f_{MASTER}$ 1000：采样频率$f_{SAMPLING}=f_{MASTER}/8$，$N=6$ 0001：采样频率$f_{SAMPLING}=f_{MASTER}$，$N=2$ 1001：采样频率$f_{SAMPLING}=f_{MASTER}/8$，$N=8$ 0010：采样频率$f_{SAMPLING}=f_{MASTER}$，$N=4$ 1010：采样频率$f_{SAMPLING}=f_{MASTER}/16$，$N=5$ 0011：采样频率$f_{SAMPLING}=f_{MASTER}$，$N=8$ 1011：采样频率$f_{SAMPLING}=f_{MASTER}/16$，$N=6$ 0100：采样频率$f_{SAMPLING}=f_{MASTER}/2$，$N=6$ 1100：采样频率$f_{SAMPLING}=f_{MASTER}/16$，$N=8$ 0101：采样频率$f_{SAMPLING}=f_{MASTER}/2$，$N=8$ 1101：采样频率$f_{SAMPLING}=f_{MASTER}/32$，$N=5$ 0110：采样频率$f_{SAMPLING}=f_{MASTER}/4$，$N=6$ 1110：采样频率$f_{SAMPLING}=f_{MASTER}/32$，$N=6$ 0111：采样频率$f_{SAMPLING}=f_{MASTER}/4$，$N=8$ 1111：采样频率$f_{SAMPLING}=f_{MASTER}/32$，$N=8$</p>							
3:2	<p>T2IC1PSC[1:0]：输入/捕获1预分频器 这2位定义了通道1输入(IC1)的预分频系数。 一旦$T2CC1E=0$(TIM2CCER1寄存器中)，则预分频器复位。</p> <p>00：无预分频器，捕获输入口上检测到的每一个边沿都触发一次捕获； 01：每2个事件触发一次捕获； 10：每4个事件触发一次捕获； 11：每8个事件触发一次捕获。</p>							
1:0	<p>T2CC1S[1:0]：捕获/比较1选择。 这2位定义通道的方向(输入/输出)，及输入脚的选择：</p> <p>00：通道1被配置为输出； 01：通道1被配置为输入，IC1映射在TI1FP1上； 10：通道1被配置为输入，IC1映射在TI2FP1上； 11：预留</p> <p>注：T2CC1S仅在通道关闭时(TIM2CCER1寄存器的T2CC1E=0)才是可写的。</p>							

11.2.11. TIM2CCMR2, 地址 0x312

配置为输出比较模式:

Bit	7	6	5	4	3	2	1	0
Name	reserved	T2OC2M[2:0]			T2OC2PE	reserved	T2CC2S[1:0]	
Reset	—	0	0	0	0	—	0	0
Type	RO-0	RW	RW	RW	RW	RO-0	RW	RW
7	保留位							
6:4	T2OC2M[2:0]: 输出比较2模式							
3	T2OC2PE: 输出比较2预装载使能							
2	保留位							
1:0	<p>T2CC2S[1:0]: 捕获/比较2选择。</p> <p>该位定义通道的方向(输入/输出), 及输入脚的选择:</p> <p>00: 通道2被配置为输出;</p> <p>01: 通道2被配置为输入, IC2映射在TI2FP2上;</p> <p>10: 通道2被配置为输入, IC2映射在TI1FP2上;</p> <p>11: 预留</p> <p>注: T2CC2S仅在通道关闭时(TIM2CCER1寄存器的T2CC2E=0)才是可写的。</p>							

配置为输入捕捉模式:

Name	T2IC2F[3:0]				T2IC2PSC[1:0]		T2CC2S[1:0]	
Reset	0	0	0	0	0	0	0	0
Type	RO	RO	RO	RO	RO	RO	RO	RO
7:4	T2IC2F[3:0]: 输入捕获2滤波器							
3:2	T2IC2PSC[1:0]: 输入/捕获2预分频器							
1:0	<p>T2CC2S[1:0]: 捕获/比较2选择。</p> <p>这2位定义通道的方向(输入/输出), 及输入脚的选择:</p> <p>00: 通道2被配置为输出;</p> <p>01: 通道2被配置为输入, IC2映射在TI2FP2上;</p> <p>10: 通道2被配置为输入, IC2映射在TI1FP2上;</p> <p>11: 预留</p> <p>注: T2CC2S仅在通道关闭时(TIM2CCER1寄存器的T2CC2E=0)才是可写的。</p>							

11.2.12. TIM2CCMR3, 地址 0x313

配置为输出比较模式:

Bit	7	6	5	4	3	2	1	0
Name	reserved	T2OC3M[2:0]			T2OC3PE	reserved	T2CC3S[1:0]	
Reset	—	0	0	0	0	—	0	0
Type	RO-0	RW	RW	RW	RW	RO-0	RW	RW
7	保留位							
6:4	T2OC3M[2:0]: 输出比较3模式							
3	T2OC3PE: 输出比较3预装载使能							
2	保留位							
1:0	<p>T2CC3S[1:0]: 捕获/比较3选择。</p> <p>该位定义通道的方向(输入/输出), 及输入脚的选择:</p> <p>00: 通道3被配置为输出;</p> <p>01: 通道3被配置为输入, IC3映射在TI3FP3上;</p> <p>10: 通道3被配置为输入, IC3映射在TI4FP3上;</p> <p>11: 预留</p> <p>注: T2CC3S仅在通道关闭时(TIM2CCER2寄存器的T2CC3E=0)才是可写的。</p>							

配置为输入捕捉模式:

Name	T2IC3F[3:0]				T2IC3PSC[1:0]		T2CC3S[1:0]	
Reset	0	0	0	0	0	0	0	0
Type	RO	RO	RO	RO	RO	RO	RO	RO
7:4	T2IC3F[3:0]: 输入捕获3滤波器							
3:2	T2IC3PSC[1:0]: 输入/捕获3预分频器							
1:0	<p>T2CC3S[1:0]: 捕获/比较3选择。</p> <p>这2位定义通道的方向(输入/输出), 及输入脚的选择:</p> <p>00: 通道3被配置为输出;</p> <p>01: 通道3被配置为输入, IC3映射在TI3FP3上;</p> <p>10: 通道3被配置为输入, IC3映射在TI4FP3上;</p> <p>11: 预留</p> <p>注: T2CC3S仅在通道关闭时(TIM2CCER2寄存器的T2CC3E=0)才是可写的。</p>							

11.2.13. TIM2CCER1, 地址 0x314

Bit	7	6	5	4	3	2	1	0
Name	reserved		T2CC2P	T2CC2E	reserved		T2CC1P	T2CC1E
Reset	—	—	0	0	—	—	0	0
Type	RO-0	RO-0	RW	RW	RO-0	RO-0	RW	RW
7:6	保留位							
5	T2CC2P: 输入捕获/比较2输出极性。参考T2CC1P的描述。							
4	T2CC2E: 输入捕获/比较2输出使能。参考T2CC1E的描述。							
3:2	保留位							
1	<p>T2CC1P: 输入捕获/比较1输出极性</p> <p>通道1配置为输出:</p> <p>0: OC1高电平有效;</p> <p>1: OC1低电平有效。</p> <p>通道1配置为触发输入:</p> <p>0: 触发发生在TI1F的高电平或上升沿;</p> <p>1: 触发发生在TI1F的低电平或下降沿。</p> <p>通道1配置为捕捉输入:</p> <p>0: 捕捉发生在TI1F的高电平或上升沿;</p> <p>1: 捕捉发生在TI1F的低电平或下降沿。</p>							
0	<p>T2CC1E: 输入捕获/比较1输出使能</p> <p>CC1通道配置为输出:</p> <p>0: 关闭— OC1禁止输出。</p> <p>1: 开启— OC1信号输出到对应的输出引脚。</p> <p>CC1通道配置为输入:</p> <p>该位决定了计数器的值是否能捕获入TIM2CCR1寄存器。</p> <p>0: 捕获禁止;</p> <p>1: 捕获使能。</p>							

11.2.14. TIM2CCER2, 地址 0x315

Bit	7	6	5	4	3	2	1	0
Name	reserved						T2CC3P	T2CC3E
Reset	—	—	—	—	—	—	0	0
Type	RO-0	RO-0	RO-0	RO-0	RO-0	RO-0	RW	RW
7:2	保留位							
1	T2CC3P: 输入捕获/比较3输出极性。参考T2CC1P的描述。							
0	T2CC3E: 输入捕获/比较3输出使能。参考T2CC1E的描述。							

11.2.15. TIM2CNTRH, 地址 0x316

Bit	7	6	5	4	3	2	1	0
Name	T2CNT[15:8]							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW
7:0	T2CNT[15:8]: 计数器的高8位值							

11.2.16. TIM2CNTRL, 地址 0x317

Bit	7	6	5	4	3	2	1	0
Name	T2CNT[7:0]							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW
7:0	T2CNT[7:0]: 计数器的低8位值							

11.2.17. TIM2PSCR, 地址 0x318

Bit	7	6	5	4	3	2	1	0
Name	reserved				T2PSC[3:0]			
Reset	—	—	—	—	0	0	0	0
Type	RO-0	RO-0	RO-0	RO-0	RW	RW	RW	RW
7:4	保留位							
3:0	<p>T2PSC[3:0]: 预分频器的值</p> <p>预分频器对输入的CK_PSC时钟进行分频。</p> <p>计数器的时钟频率f_{CK_CNT}等于$f_{CK_PSC}/2^{(PSCR[3:0])}$。</p> <p>PSCR为实际装入预分频器影子寄存器的值(包括由于清除TIM2EGR寄存器的UG位产生的计数器清除事件)。这意味着如要新的预分频值生效, 必须产生更新事件或者T2CEN=0。</p>							

11.2.18. TIM2ARRH, 地址 0x319

Bit	7	6	5	4	3	2	1	0
Name	T2ARR[15:8]							
Reset	1	1	1	1	1	1	1	1
Type	RW	RW	RW	RW	RW	RW	RW	RW
7:0	<p>T2ARR[15:8]: 自动重载的高8位值</p> <p>T2ARR为将要装载入实际的自动重载寄存器的值。</p> <p>当自动重载的值为空时, 计数器不工作。</p>							

11.2.19. TIM2ARRL, 地址 0x31A

Bit	7	6	5	4	3	2	1	0
Name	T2ARR[7:0]							
Reset	1	1	1	1	1	1	1	1
Type	RW	RW	RW	RW	RW	RW	RW	RW
7:0	T2ARR[7: 0]: 自动重载的低8位值 T2ARR为将要装载入实际的自动重载寄存器的值。 当自动重载的值为空时, 计数器不工作。							

11.2.20. TIM2CCR1H, 地址 0x31B

Bit	7	6	5	4	3	2	1	0
Name	T2CCR1[15:8]							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW
7:0	T2CCR1[15:8]: 捕获/比较1的高8位值 若通道1配置为输出(TIM2CCMR1的T2CC1S=00): T2CCR1H/L为装入当前捕获/比较1寄存器的值(预装载值)。 如果在TIM2CCMR1寄存器(T2OC1PE位)中未选择预装载功能, 写入的数值会立即传输至当前寄存器中。否则只有当更新事件发生时, 此预装载值才传输至当前捕获/比较1寄存器中。 当前捕获/比较寄存器的值同计数器TIM2_CNT的值相比较, 并在OC1端口上产生输出信号。 若CC1通道配置为输入: T2CCR1H/L包含了上一次输入捕获1事件(IC1)发生时的计数器值(此时该寄存器为只读)。							

11.2.21. TIM2CCR1L, 地址 0x31C

Bit	7	6	5	4	3	2	1	0
Name	T2CCR1[7:0]							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW
7:0	T2CCR1[7:0]: 捕获/比较1的低8位值							

11.2.22. TIM2CCR2H, 地址 0x31D

Bit	7	6	5	4	3	2	1	0
Name	T2CCR2[15:8]							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW
7:0	T2CCR2[15:8]: 捕获/比较2的高8位值 若通道2配置为输出(TIM2CCMR2的T2CC2S=00): T2CCR2H/L为装入当前捕获/比较2寄存器的值(预装载值)。 如果在TIM2CCMR2寄存器(T2OC2PE位)中未选择预装载功能, 写入的数值会立即传输至当前寄存器中。否则只有当更新事件发生时, 此预装载值才传输至当前捕获/比较2寄存器中。 当前捕获/比较寄存器的值同计数器TIM2_CNT的值相比较, 并在OC2端口上产生输出信号。 若通道2配置为输入: T2CCR2H/L包含了上一次输入捕获2事件(IC2)发生时的计数器值(此时该寄存器为只读)。							

11.2.23. TIM2CCR2L, 地址 0x31E

Bit	7	6	5	4	3	2	1	0
Name	T2CCR2[7:0]							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW
7:0	T2CCR2[7:0]: 捕获/比较2的低8位值							

11.2.24. TIM2CCR3H, 地址 0x29E

Bit	7	6	5	4	3	2	1	0
Name	T2CCR3[15:8]							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW
7:0	<p>T2CCR3[15:8]: 捕获/比较3的高8位值</p> <p>若通道3配置为输出(TIM2CCMR3的T2CC3S=00):</p> <p>T2CCR3H/L为装入当前捕获/比较3寄存器的值(预装载值)。</p> <p>如果在TIM2CCMR3寄存器(T2OC3PE位)中未选择预装载功能, 写入的数值会立即传输至当前寄存器中。否则只有当更新事件发生时, 此预装载值才传输至当前捕获/比较3寄存器中。</p> <p>当前捕获/比较寄存器的值同计数器TIM2_CNT的值相比较, 并在OC3端口上产生输出信号。</p> <p>若通道3配置为输入:</p> <p>T2CCR3H/L包含了上一次输入捕获3事件(IC3)发生时的计数器值(此时该寄存器为只读)。</p>							

11.2.25. TIM2CCR3L, 地址 0x29F

Bit	7	6	5	4	3	2	1	0
Name	T2CCR3[7:0]							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW
7:0	T2CCR3[7:0]: 捕获/比较3的低8位值							

12.基本定时器 TIM4

12.1. 特性

- 8bit 自动重载向上计数器
- 计数时钟可编程预分频
- 中断
 - 计数器溢出

12.2. 原理框图




图 12.1 TIM4 原理框图

12.3. TIM4 时钟源

TIM4 有 4 种时钟源可选，由寄存器位 T4CKS 设置。在 TIM4 的被使能（PCKEN.TIM4EN=1）的情况下，所选择的时钟源被自动使能。

注意：

1. 如果要选择 LP 晶体时钟，系统时钟配置寄存器位 FOSC 必须选择 LP 模式，否则对应的时钟源将不被使能；
2. 同理，如果要选择 XT 晶体时钟，系统时钟配置寄存器位 FOSC 必须选择 XT 模式，否则对应的时钟源将不被使能；

SLEEP 模式下，如果 SYSON 为 1，且 TIM4EN=1，则所选择的时钟源将保持振荡，TIM4 将继续工作；否则，所选的时钟源取决于其他模块的设置情况。

12.4. 预分频器

计数时钟可以进行 3bit 的时钟预分频：

$$f_{CK_CNT} = f_{CK_PSC} / 2^{(PSCR[2:0])}$$

预分频支持分频自动更新，即在更新事件发生后，能够自动改变预分频值。当 T4CEN 为 0 时，写入预分频寄存器的值也能直接加载实际应用的预分频寄存器中。

12.5. TIM4 中断

TIM4 只有一个中断请求源：

- 更新中断(计数器上溢或计数器初始化)

在用这些中断之前需要提前打开 TIM4IER 寄存器中的中断使能位(T4UIE)。

不同的中断源还可以配置通过 TIM4EGR 寄存器来产生(软件产生中断 T4UG)。

12.6. TIM4 寄存器表

名称	地址	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0	复位值
TIM4CR1	0x111	T4ARPE	—	T4CKS[1:0]		T4OPM	T4URS	T4UDIS	T4CEN	0-00 0000
TIM4IER	0x112	—	—	—	—	—	—	—	T4UIE	----- 0
TIM4SR	0x113	—	—	—	—	—	—	—	T4UIF	----- 0
TIM4EGR	0x114	—	—	—	—	—	—	—	T4UG	----- 0
TIM4CNTR	0x115	T4CNT[7:0]								0000 0000
TIM4PSCR	0x116	—	—	—	—	—	T4PSC[2:0]		---- 000	
TIM4ARR	0x117	T4ARR[7:0]								1111 1111

12.6.1. TIM4CR1, 地址 0x111

Bit	7	6	5	4	3	2	1	0
Name	T4ARPE	reserved	T4CKS[1:0]		T4OPM	T4URS	T4UDIS	T4CEN
Reset	0	—	0	0	0	0	0	0
Type	RW	RO-0	RO	RO	RW	RW	RW	RW
7	T4ARPE: 自动预装载允许位 0: TIM4ARRH/L 寄存器没有缓冲, 它可以被直接写入; 1: TIM4ARRH/L 寄存器由预装载缓冲器缓冲。							
6	保留位							
5:4	T4CKS: TIM4时钟选择位 00: 系统时钟/主时钟 01: 内部快时钟HIRC 10: LP时钟, 只有当FOSC选择LP模式时才有意义 11: XT时钟, 只有当FOSC选择XT模式时才有意义							
3	T4OPM: 单脉冲模式 0: 在发生更新事件时, 计数器不停止; 1: 在发生下一次更新事件(清除T4CEN位)时, 计数器停止。							
2	T4URS: 更新请求源 0: 如果T4UDIS允许产生更新事件, 则下述任一事件产生一个更新中断: 寄存器被更新(计数器上溢) 软件设置T4UG位 1: 如果T4UDIS允许产生更新事件, 则只有当下列事件发生时才产生更新中断, 并T4UIF置1: 寄存器被更新(计数器上溢)							
1	T4UDIS: 禁止更新 0: 一旦下列事件发生, 产生更新(UEV)事件: 计数器溢出 产生软件更新事件 1: 不产生更新事件, 影子寄存器(ARR_SHAD、PSC_SHAD)保持它们的值。如果设置了T4UG位, 则计数器和预分频器被重新初始化。							
0	T4CEN: 允许计数器 0: 禁止计数器; 1: 使能计数器。							

12.6.2. TIM4IER, 地址 0x112

Bit	7	6	5	4	3	2	1	0
Name	reserved							T4UIE
Reset	—	—	—	—	—	—	—	0
Type	RO-0	RO-0	RO-0	RO-0	RO-0	RO-0	RO-0	RW
7:1	保留位							
0	T4UIE: 允许更新中断 0: 禁止更新中断; 1: 允许更新中断。							

12.6.3. TIM4SR, 地址 0x113

Bit	7	6	5	4	3	2	1	0
Name	reserved							T4UIF
Reset	—	—	—	—	—	—	—	0
Type	RO-0	RO-0	RO-0	RO-0	RO-0	RO-0	RO-0	RW-0
7:1	保留位							
0	<p>T4UIF: 更新中断标记 当产生更新事件时该位由硬件置1。它由软件清0。</p> <p>0: 无更新事件产生; 1: 更新事件等待响应。</p>							

12.6.4. TIM4EGR, 地址 0x114

Bit	7	6	5	4	3	2	1	0
Name	reserved							T4UG
Reset	—	—	—	—	—	—	—	0
Type	RO-0	RO-0	RO-0	RO-0	RO-0	RO-0	RO-0	RW
7:1	保留位							
0	<p>T4UG: 产生更新事件 该位由软件置1，由硬件自动清0。</p> <p>0: 无动作; 1: 重新初始化计数器，并产生一个更新事件。</p>							

12.6.5. TIM4CNTR, 地址 0x115

Bit	7	6	5	4	3	2	1	0
Name	T4CNT[7:0]							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW
7:0	T4CNT[7:0]: 计数器的8位值							

12.6.6. TIM4PSCR, 地址 0x116

Bit	7	6	5	4	3	2	1	0
Name	reserved					T4PSC[2:0]		
Reset	—	—	—	—	—	0	0	0
Type	RO-0	RO-0	RO-0	RO-0	RO-0	RW	RW	RW
7:3	保留位							
2:0	<p>T4PSC[2:0]: 预分频器的值</p> <p>预分频器对输入的CK_PSC时钟进行分频。</p> <p>计数器的时钟频率f_{CK_CNT}等于$f_{CK_PSC}/2^{PSCR[2:0]}$。</p> <p>PSCR为实际装入预分频器影子寄存器的值(包括由于清除TIMxEGR寄存器的T4UG位产生的计数器清除事件)。这意味着如要新的预分频值生效, 必须产生更新事件或者T4CEN=0。</p>							

12.6.7. TIM4ARR, 地址 0x117

Bit	7	6	5	4	3	2	1	0
Name	T4ARR[7:0]							
Reset	1	1	1	1	1	1	1	1
Type	RW	RW	RW	RW	RW	RW	RW	RW
7:0	<p>T4ARR[7: 0]: 自动重载的8位值</p> <p>T4ARR为将要装载入实际的自动重载寄存器的值。</p> <p>当自动重载的值为空时, 计数器不工作。</p>							

13.USART 接口

13.1. 功能特性

- 同步模式
 - 产生同步时钟输出
- 多芯片通信模式
 - 哑模式唤醒之后，才可以接收数据
 - 可以通过地址匹配和 IDLE 帧唤醒哑模式
- 异步模式
 - 可编程的 7,8,9 比特数据模式
 - 支持 1,2/1.5 bit 停止位
 - 支持红外 1.0 模式
 - 单线半双工
 - 发送接收使能控制
 - 16bit 波特率设置
 - RXNE 中断，TXE 中断，IDLE 帧中断，break 帧中断，奇偶校验错误，overrun 中断，发送完成中断
- 智能卡模式
 - 1.5 bit 停止位
 - 时钟输出
 - guard time
- LIN 主机模式
 - 支持断开帧的发送与检测
- 自动波特率检测

13.2. 功能描述

13.2.1. 一般描述




图 13.1 USART 原理框图

串口模块总共有三只引脚：

1. **uart_rx**：用作串口数据的输入引脚
2. **uart_tx**：用作串口数据的输出引脚，在用作半双工模式时也用作串行数据的输入引脚
3. **uart_ck**：在同步模式时用作同步时钟输出，在智能卡模式时用作系统时钟分频输出

该模块支持同步模式，异步模式，半双工模式，LIN Master 模式，红外模式和智能卡模式，默认的状态是工作于异步全双工模式，在确定使用一种模式后，请确保其他模式的相关使能位已关闭。

13.2.2. 异步工作模式

异步工作模式的串口采用异步的方式进行通信，配置的步骤如下：

1. 配置 DLH/DLL 产生相应的波特率进行通信，DLH 和 DLL 共同组成 16 位的波特率分频器，通信的波特率= $f_{master}/(16*(DL*))$ ，其中 f_{master} 为系统时钟，16 位的波特率分频器的值最小位 1，DL*表示的是 DLL 和 DLH 的组合，设置为零时串口不工作；
2. 配置 LCR 寄存器中的 LTH 位和 LCREXT 寄存器中的 EXTEN 来设置通信的数据长度，配置 LCR 寄存器中的 STOP 位来配置停止位的长度，配置 LCR 寄存器中的 PEN 和 EVEN 来配置奇偶校验位，配置 IER 寄存器中的中断使能位来允许中断；
3. 配置 MCR 寄存器中的 TXEN 和 RXEN 来使能允许发送和接收；

异步模式通信的数据格式是先发送低位数据位，最后发送高比特位，如下图所示的 8 比特数据格式不带奇偶校验和带奇偶校验的帧格式。




图 13.2 异步模式时序图

异步模式的数据处理流程包括阻塞模式处理和非阻塞模式处理，大致的处理流程如下：

1. 配置完波特率和相关控制位以后，发送端可以向 DATAL/H 发送 buf 寄存器写入数据，在阻塞模式下可以查询 TXEF 标志位，如果查询到 TXEF 为 1，则可以继续向 DATAL/H 写入需要发送的数据；在非阻塞模式下，使能发送为空中断，则在 TXEF 为 1 时，就会自动进入中断，向 DATAL/H 写入数据就可清除 TXEF 标志位，当在向 txbuf 写入最后一个要发送的数据时，禁用发送为空中断；
2. 接收端在阻塞模式下可以查询 RXNEF 标志位，在查询到该标志位为 1 时，表示接收到了数据，通过读取 DATAL/H 来清零 RXNEF 标志位；采用非阻塞模式接收数据时，需要使能 RXNE 中断，在串口接收到数据后，直接进入中断，读取 rxbuf 后清零 RXNEF 标志位；在采用非阻塞模式接收数据时，建议打开 RXSE 中断使能，在接收数据的过程中如遇到接收错误就会直接进入中断进行相关的处理；
3. 在串口发送数据的时候也可以使用 TCF 标志位来处理，在 TCF 标志位为 1 时，表示当前的数据发送已经完成，可以向 txbuf 写入下一个要发送的数据，这时 TCF 标志位会自动清零；




图 13.3 异步模式标志位时序图

13.2.3. 同步工作模式

同步工作模式用于串口模拟 SPI 通信的功能，在串口数据输出的同时，输出一个与数据相关的同步时钟，同步时钟的极性和相位可以通过 URSYNCR 寄存器中的 CPOL 和 CPHA 来配置；URSYNCR 寄存器中的 LBCL 控制的是最后一比特数据的时钟是否输出，该位为零时，只输出数据长度减一个有效同步时钟，最后一个有效时钟不会输出；SYNEN 就是同步时钟输出使能位，在该位为 1 时相应的 IO 会用作同步时钟输出；该模块只能模拟 SPI 主机模式，数据输出是先发送低位数据，然后发送的高位数据，并且时钟引脚只能输出同步时钟，并不能用作时钟输入；




图 13.4 同步模式时序图

如图所示八比特数据格式的同步时钟输出，同步模式中如果没有使能 TXEN 也会产生同步脉冲输出，这时候同步模式只用于接收数据，写入到 DATAL/H 寄存器中的数据会发送到内部的移位寄存器中，用于产生同步脉冲输出，tx 引脚的值一直保持为 1，在同步发送的同时如果使能了 RXEN 接收位，则可以同步接收数据。

13.2.4. 半双工模式

半双工模式属于异步工作方式的一种，只是在通信时只用到了 tx 引脚，tx 引脚 IO 应该配置成开漏模式，发送与接收的处理由软件控制 RXEN 和 TXEN 来实现；需要注意的是如果在发送过程中同时使能了接收，则发送的数据也会被本机接收到；置位 HDSEL 即可启用半双工模式。

13.2.5. 红外工作模式

红外模式用于红外通信，置位 SIREN 位可以使能红外模式，同时 LTH 位置位为 1，启用八比特数据格式；通信的波特率设置跟异步串口的配置方法相同。




图 13.5 红外模式时序图

如图所示红外模块发送的脉冲宽度是比特周期的 3/16，当发送的数据为零时会产生一个高脉冲；接收时的低脉冲会被解释成零；接收与发送的总线极性是相反的，发送空闲时总线保持低电平，接收空闲时总线保持为高电平。

红外模式可以工作在低功耗模式，红外模式通常工作在系统的时钟频率下，红外的通信波特率 = $f_{master}/(16 \cdot DL^*)$ ；当使能了 SIRLP 以后，红外的通信波特率 = $f_{master}/(PSC \cdot 16 \cdot DL^*)$ ；这里的 DL^* 表示 DLL 和 DLH 的组合，在 psc 设置为 0 或 1 时，psc 分频模块无效，波特产生模块直接使用 F_{master} ，如下图所示。




图 13.6 红外低功耗模式原理框图

13.2.6. 智能卡模式

智能卡模式属于半双工模式，支持 ISO7816-3 标准，置位 SDEN 来启用智能卡模式，除此之外根据协议要求需要使能 1.5 比特停止位 STOP 和奇偶校验位 PEN，同时需要配置相应的 IO 为开漏模式。




图 13.7 智能卡模式时序图

在使能了 NACK 位以后，接收方在检测到奇偶校验出错以后，会在 0.5 个停止位之后拉低总线一个比特周期，同时发送方会在停止位处检测总线是否被拉低，若检测到总线被拉低，则会产生帧错误标志 FEF，发送方根据要求可以选择重发当前的数据，发送次数由用户决定。在没有使能 NACK 位时，接收方在检测到奇偶校验错误时，不会拉低总线而是会产生一个奇偶检验错误标志位 PEF。

智能卡模式的发送方发送完成数据后，TCF 标志位会在经过 GT 个波特周期后置位；发送与接收的处理由软件控制 TXEN 和 RXEN 来处理。

智能卡模式中，可以通过使能 CKOE 来输出一个时钟供给智能卡使用，输出的时钟频率详见 URSDCR2 寄存器说明；需要注意的是在置位 CKOE 后，请配置 PSC 的值为有效值，否则不应该置位 CKOE。

13.2.7. LIN Master 模式

串口模块支持 LIN Master 模式，使能 LINEN 后进入 LIN Master 模式，在发送断开帧之前请先配置一下断开帧的长度 BLTH；如图所示，在置位 BKREQ 后，tx 引脚会发送 BLTH 个连续的低电平，发送完成后自动清零，在使能该位后，可以查询 BKREQ 的状态，等到 BKREQ 为 0 时表示断开帧发送完成；在发送断开帧的过程中请勿手动清零 BKREQ。

接收端在接收到大于起始位+数据长度+停止位个数的连续低电平以后，会被认为接收到了断开帧，BKF 会被置 1。




图 14.8 LIN Master 模式时序图

需要注意的是断开帧的接收与发送并不局限于 LIN mode，其他异步模式，红外模式等也是可以应用。

13.2.8. 多芯片通信模式

多处理器通信用于一个芯片用作主机模式，其他芯片用作从机模式，从机的发送引脚通过逻辑与的方式连接到主机的 RX 引脚，这种模式中主机希望接收特定的消息，只有在特定的条件触发后才会接收数据。

置位 RWU 后即可进入哑模式，屏蔽一切接收，根据 WAKE 的配置，可以唤醒接收主机接收数据：

1. WAKE 置零，在接收到起始位+数据位+停止位总个数波特周期后唤醒；
2. WAKE 置一，在接收到匹配的地址后唤醒；

- 地址空闲唤醒，在置位 RWU 后，如果总线数据一致繁忙，则不唤醒接收，在检测到连续的一帧空闲时间（起始位+数据位+停止位）后唤醒开始接收数据。




图 14.9 哑模式空闲唤醒时序图

- 地址匹配唤醒，在置位 RWU 后，每次接收到数据后都会判断数据的高位是否为 1，若为 1 则把数据的低四位与 URRAR 的值进行比较，若相等则退出哑模式开始接收之后的数据，后续如果再次接收到地址数据（该模式下数据的高位为 1 则表示接收到的数据为地址数据），则还是会与本机的地址 URRAR 进行比较，若不同立即进入哑模式；该模式下每次匹配到地址后 ADDRDF 会被置 1，反之没有匹配到地址时一直为零。




图 14.10 哑模式地址匹配唤醒时序图

13.2.9. 自动波特率检测

自动波特率检测功能用于接收端校准通信波特率，保持与发送端波特率相同，串口模块实现的波特率检测模块有两种模式：

1. 检测起始位的长度（model0）；这种模式要求数据的第一比特为一，例如数据 0x03、0x55 等；
2. 检测起始比特和第一比特的长度（model1）；这种模式要求第一比特的数据为 1，第二比特的数据为 0，例如数据 0x55，0x01 等；




图 14.11 自动波特率检测时序图

使用波特率检测功能，首先使能 **ABREN**，然后根据自己使用的检测模式配置 **ABRM**，读取 **ABRF** 是否为 1（上次使用过后未清零），如果为 1，则写零清零；然后开始接收数据，波特率检测完成后 **ABRF** 就会置 1，在 **ABRF** 置 1 后，不要立即清零 **ABRF**，因为清理 **ABRF** 会立即在当前传输的位置（可能已经不是起始比特的位置）进行波特率检测，这样会导致错误的结果；当前数据接收完成后会产生 **RXNEF** 标志位，然后可以清零 **ABRF**，开始下一次波特率的检测，假如不清零 **ABRF** 标志位，则下次接收数据时不会启动波特率检测；如果波特率检测超出了范围则会产生 **ABRE** 标志位，表示波特率检测出错。

波特率检测完成后，如果后续还需要检测波特率则不需要立即清零 **ABRF**，只有在需要再次检测的时候清零 **ABRF** 即可。

需要注意的是波特率检测的数据是用来配置 **DLL/DLH** 寄存器用的，如果发送方波特率数据不靠近 $F_{baudrate} = F_{master} / (16 * \{DLH, DLL\})$ ，则波特率检测模块会自动配置本机为靠近支持的波特率，串口模块并不支持小数波特率，因此该模块的波特率检测存在误差。

13.3. 寄存器汇总

名称	地址	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	复位值	
URDATAL	0x48C	DATAL[7:0]								0000 0000	
URDATAH	0x48D	—							DATAH	---- --0	
URIER	0x48E	—		TCEN	—	IDELE	RXSE	URTE	URRXNE	--0 0000	
URLCR	0x48F	—	BKREQ	—	EVEN	PEN	STOP	—	LTH	-0-0 00-0	
URLCREXT	0x490	—							RWU	EXTEN	---- --00
URMCR	0x491	—		SIRLP	TXEN	RXEN	WAKE	HDSEL	SIREN	--00 0000	
URLSR	0x492	ADDRF	IDLEF	TXEF	BKF	FEF	PEF	OVERF	RXNEF	0000 0000	
URRAR	0x493	—				RAR[3:0]				---- 0000	
URDLL	0x494	DLL[7:0]								0000 0000	
URDLH	0x495	DLH[7:0]								0000 0000	
URABCR	0x496	—				ABRE	ABRM	ABRF	ABREN	---- 0000	
URSYNCR	0x497	—				LBCL	CPHA	CPOL	SYNEN	---- 0000	
URLINCR	0x498	—			LINEN	BLTH[3:0]			---0 0000		
URSDCR0	0x499	—	NACK	CKOE	SDEN	—				-000 ----	
URSDCR1	0x49A	GT[7:0]								0000 0000	
URSDCR2	0x49B	PSC[7:0]								0000 0000	
URTC	0x49C	—							TCF	---- --1	

13.3.1. URDATAL 寄存器，地址 0x48C

Bit	7:0
Name	DATAL
Reset	0x00
Type	RW

Bit	Name	Function
7:0	DATAL	数据发送/接收寄存器低八位，请使用字节传输指令对该寄存器进行操作

13.3.2. URDATAH 寄存器，地址 0x48D

Bit	7:1	0
Name	—	DATAH
Reset	—	0x0
Type	RO-0	RW

Bit	Name	Function
7:1	N/A	保留位，读 0
0	DATAH	数据发送/接受寄存器高八位，这一位只有启用 9 比特数据格式才有用，这种模式下，一定要先写低八位再写高 1 位。 1: 表示 DATAH 是地址 0: 表示 DATAH 是数据

13.3.3. URIER 寄存器，地址 0x48E

Bit	7:6	5	4	3	2	1	0
Name	—	TCIE	—	IDELE	RXSE	URTE	URRXNE
Reset	—	0x0	—	0x0	0x0	0x0	0x0
Type	RO-0	RW	RO-0	RW	RW	RW	RW

Bit	Name	Function
7:6	N/A	保留位，读 0
5	TCEN	发送完成中断使能 1: 使能发送完成中断 0: 禁用发送完成中断
4	N/A	-保留位，读 0
3	IDELE	空闲帧中断使能 1: 使能空闲帧中断 0: 禁用空闲帧中断
2	RXSE	接收状态使能，包括帧断开，帧错误，奇偶校验错误，接收溢出错误 1: 使能接收到断开帧/帧错误/奇偶校验错误/接收溢出错误状态中断 0: 禁用状态信息中断
1	URTE	发送 buf 为空中断使能 1: 使能发送为空中断 0: 禁用发送为空中断
0	URRXNE	接收到数据中断使能 1: 使能接收到数据中断 0: 禁用接收到数据中断

13.3.4. URLCR 寄存器，地址 0x48F

Bit	7	6	5	4	3	2	1	0
Name	—	BKREQ	—	EVEN	PEN	STOP	—	LTH
Reset	—	0x0	—	0x0	0x0	0x0	—	0x0
Type	RO-0	RW	RO-0	RW	RW	RW	RO-0	RW

Bit	Name	Function
7	N/A	保留位，读 0
6	BKREQ	发送断开帧使能，发送完成后改位自动清零，断开帧发送过程中不应该写零该位；发送断开帧之前请先设置断开帧的长度，在 lincr 寄存器的 lth 字段 1: 请求发送断开帧/断开帧发送中 0: 未请求发送断开帧/断开帧发送完成
5	N/A	保留位，读 0
4	EVEN	置 1 表示偶检验使能，置零表示奇校验使能 1: 表示使用偶检验 0: 表示使用奇校验
3	PEN	校验位使能 1: 使能校验位 0: 禁用校验位
2	STOP	停止位长度设定 0: 表示 1 个停止位 1: 智能卡模式启用时表示 1.5 个停止位，否则表示两个停止位
1	N/A	保留位，读 0
0	LTH	通信数据长度设定 0: 表示数据长度是 7 位，此位不包含检验位长度 1: 表示数据长度是 8 位，此位不包含检验位长度

13.3.5. URLCREXT 寄存器，地址 0x490

Bit	7:2	1	0
Name	—	RWU	EXTEN
Reset	—	0x0	0x0
Type	RO-0	RW	RW

Bit	Name	Function
7:2	N/A	保留位，读 0
1	RWU	多处理器模式接收唤醒 1: 设置进入哑模式 0: 未设置进入哑模式或者已经退出哑模式
0	EXTEN	发送的数据是否时 9 比特长度 1: 发送的数据长度是 9 比特长度 0: 发送的数据不是 9 比特长度

13.3.6. URMCR 寄存器，地址 0x491

Bit	7:6	5	4	3	2	1	0
Name	—	SIRLP	TXEN	RXEN	WAKE	HDSEL	SIREN
Reset	—	0x0	0x0	0x0	0x0	0x0	0x0
Type	RO-0	RW	RW	RW	RW	RW	RW

Bit	Name	Function
7:6	N/A	保留位，读 0
5	SIRLP	红外低功耗模式使能 1: 使能红外低功耗模式 0: 禁用红外低功耗模式
4	TXEN	发送使能 1: 使能接口的发送，相应的 IO 会被用作 TX 引脚 0: 禁用接口的发送
3	RXEN	接收使能 1: 允许接口接收，相应的 IO 会被用作RX 引脚 0: 禁用接口接收
2	WAKE	哑模式唤醒方式选择 1: 选择地址匹配 0: 选择 IDLE 帧
1	HDSEL	半双工使能 1: 使能半双工模式 0: 禁用半双工模式
0	SIREN	红外模式使能 1: 使能红外模式 0: 禁用红外模式

13.3.7. URLSR 寄存器，地址 0x492

Bit	7	6	5	4	3	2	1	0
Name	ADDRF	IDLEF	TXEF	BKF	FEF	PEF	OVERF	RXNEF
Reset	0x0	0x0	0x1	0x0	0x0	0x0	0x0	0x0
Type	RO	W0	RO	W0	W0	W0	W0	RO

Bit	Name	Function
7	ADDRF	哑模式地址匹配标志位，指示位，软件不可清 1: 哑模式地址匹配唤醒模式中，匹配到了地址 0: 哑模式地址匹配唤醒模式中，未匹配到地址
6	IDLEF	空闲帧标志，写 0 清 0，写 1 无效 1: 检测到空闲帧 0: 未检测到空闲帧
5	TXEF	发送寄存器的状态，在启用了 9 比特数据格式时，写 DATAH 寄存器清零，否则写取 DATAL 寄存器清零 1: 发送寄存器为空 0: 发送寄存器不为空
4	BKF	断开帧标志，写 0 清 0，写 1 无效 1: 接收到了断开帧 0: 未接收到断开帧或已清零
3	FEF	帧错误标志，写 0 清 0，写 1 无效 1: 接收出现了帧错误 0: 未接收到帧错误会已清零
2	PEF	奇偶校验错误标识，写 0 清 0，写 1 无效零 1: 接收到了奇偶校验错误 0: 未接收到奇偶校验错误或已清零
1	OVERF	溢出错误标志，写 0 清 0，写 1 无效 1: 接收寄存器出现溢出 0: 接收未出现溢出或已清零
0	RXNEF	在启用 9 比特数据格式时，读取 DATAH 寄存器清零，否则读取 DATAL 寄存器清零 1: 接收寄存器非空 0: 接收寄存器为空或已清零

13.3.8. URRAR 寄存器，地址 0x493

Bit	7:4	3:0
Name	—	Receive address
Reset	—	0x0
Type	RO-0	RW

Bit	Name	Function
7:4	N/A	保留位，读 0
3:0	Receive address	多处理器模式中的本机地址

13.3.9. URDLL 寄存器，地址 0x494

Bit	7:0
Name	DLL
Reset	0x0
Type	RW

Bit	Name	Function
7:0	DLL	波特率分频计数器低八位

13.3.10. URDLH 寄存器，地址 0x495

Bit	7:0
Name	DLH
Reset	0x0
Type	RW

Bit	Name	Function
7:0	DLH	波特率分频计数器高八位 波特率=Fmaster/(16*{DLH,DLL}), 默认值{DLH, DLL}为 0x0000 时，串口不工作； {DLH, DLL}最小值为 0x0001

13.3.11. URABCR 寄存器，地址 0x496

Bit	ABCR	3	2	1	0
Name	—	ABRE	ABRM	ABRF	ABREN
Reset	—	0x0	0x0	0x0	0x0
Type	RO-0	RW	RW	RW	RW

Bit	Name	Function
7:4	N/A	保留位，读 0
3	ABRE	波特率检测溢出 1: 波特率检测超出范围 0: 波特率检测未超出范围
2	ABRM	波特率检测模式 0: 只检测起始位长度；这种模式要求第一比特为 1 1: 检测起始位和数据第一位的长度，然后除以 2；这种模式要求第一比特为 1，第二比特为零
1	ABRF	检测到波特率标识，写零清零；该位在清零后，会立即再次进入波特率检测，为了保证每次检测的都是起始位，可以在 RXNEF 置位后，再清零 1: 检测到波特率 0: 未检测到波特率
0	ABREN	自动波特率检测使能 1: 使能波特率检测功能 0: 禁用波特率检测功能

13.3.12. URSYNCR 寄存器，地址 0x497

Bit	7:4	3	2	1	0
Name	—	LBCL	CPHA	CPOL	SYNEN
Reset	—	0x0	0x0	0x0	0x0
Type	RO-0	RW	RW	RW	RW

Bit	Name	Function
7:4	N/A	保留位，读 0
3	LBCL	同步模式最后一个比特时钟使能 1: 同步模式中最后一比特的时钟输出 0: 同步模式中最后一比特的时钟不输出
2	CPHA	同步模式时钟相位设置 1: 主机在时钟变化的第二个沿开始采样第一个数据 0: 主机在时钟变化的第一个沿开始采样第一个数据
1	CPOL	同步模式时钟极性设置 1: 同步模式中时钟空闲时为高电平 0: 同步模式中时钟空闲时为低电平
0	SYNEN	同步模式使能 1: 使能同步传输模式，相应的 IO 会用作同步时钟输出 0: 禁用时钟同步模式

13.3.13. URLINCR 寄存器，地址 0x498

Bit	7:5	4	3:0
Name	—	LINEN	BLTH
Reset	—	0x0	0x0
Type	RO-0	RW	RW

Bit	Name	Function
7:5	N/A	保留位，读 0
4	LINEN	Lin 模式使能 1: 使能 LIN Master 模式 0: 禁用 LIN Master 模式
3:0	BLTH	断开帧比特长度，大于零有效，一般设置为 12/13 比特长度，设置太短会被认为接收到的是正常的帧

13.3.14. URSDCR0 寄存器，地址 0x499

Bit	7	6	5	4	3:0
Name	—	NACK	CKOE	SDEN	—
Reset	—	0x0	0x0	0x0	—
Type	RO-0	RW	RW	RW	RO-0

Bit	Name	Function
6	NACK	智能卡回复 Nack 使能 1: 使能检测到奇偶校验出错时，发送 NACK 0: 检测到奇偶校验位错误时不发送 NACK
5	CKOE	给智能卡提供时钟时的使能 1: 使能时钟输出，请配置 PSC 寄存器的值为有效值 0: 禁止时钟输出
4	SDEN	智能卡模式使能，启用智能卡模式必须设定停止位为 1.5 位 1: 使能智能卡模式 0: 禁用智能卡模式
3:0	N/A	保留位，读 0

13.3.15. URSDCR1 寄存器，地址 0x49A

Bit	7:0
Name	GT
Reset	0x0
Type	RW

Bit	Name	Function
7:0	GT	智能卡模式:两字符之间波特间隔，最小为 1，即使设置为 0，也有一个间隔

13.3.16. URSDCR2 寄存器，地址 0x49B

Bit	7:0
Name	PSC
Reset	0x0
Type	RW

Bit	Name	Function
7:0	PSC	-给智能卡提供时钟时的时钟分频系数 0: 无效 1: 2 分频 2: 3 分频 3: 4 分频 -红外低功耗模式系统时钟分频 0:无效 1: 1 分频 2: 2 分频 3: 3 分频

13.3.17. URTC 寄存器，地址 0x49C

Bit	7:1	0
Name	—	TCF
Reset	—	0x1
Type	RO-0	RW

Bit	Name	Function
7:1	N/A	保留位，读 0
0	TCF	发送完成状态标志 1: 数据发送完成 0: 数据发送未完成，写 1 清零或写 DATAL/DATAH 寄存器后清零（在使能了 9 比特数据格式时，写 DATAH 寄存器后清零，否则写 DATAL 寄存器后清零）

14.GPIO

本芯片共包含 18 个 GPIO。这些 IO 除了作为普通输入/输出端口以外还通常具备一些与内核周边电路通讯的功能。

每个端口有 8 个标准寄存器供其操作使用。这些寄存包括：

- TRISx 寄存器（数据方向寄存器）
- PORTx 寄存器（用于读器件引脚上的电平）
- LATx 寄存器（输出锁存器）
- WPUx 寄存器（上拉控制）
- WPDx 寄存器（下拉控制）
- PSRCx 寄存器（源电流选择）
- PSINKx 寄存器（灌电流选择）
- ITYPEx 寄存器（中断类型选择）




图 14.1 I/O 的结构原理

某些端口可能有以下额外寄存器：

- ANSELx（模拟选择寄存器）

通常情况下，当某个端口上的外设使能时，其相关引脚可能不能用作通用输出引脚，但可读取该引脚。数据锁存器（LATx 寄存器）用于对 I/O 引脚所驱动的值进行“读-修改-写”操作。对 LATx 寄存器的写操作与对相应 PORTx 寄存器的写操作具有相同的效果。读 LATx 寄存器将读取保存在 I/O 端口锁存器中的值，而读 PORTx 寄存器将读取实际的 I/O 引脚值。

支持模拟输入的端口具有相关的 ANSELx 寄存器。当 ANSEL 位置 1 时，禁止与该位相关的数字输入缓冲器。禁止输入缓冲器可防止逻辑输入电路产生短路电流。

14.1. 端口和 TRIS 寄存器

所有的管脚 $PORTx.y$ 都是双向端口，其方向控制寄存器就是 $TRISx.y$ 。将 $TRISx.y$ 设置为“0”会将该对应 $PORTx.y$ 端口设置为输出端口。在置为输出端口时，输出驱动电路会被打开，输出寄存器里的数据会被放置到输出端口。当 IO 处于输入状态时 ($TRISA=1$)，对 $PORTx$ 进行读反映的是输入端口的状态。在 $PORTx$ 上进行写动作时， $PORTx$ 内容会被写入输出寄存器。所有的写操作都是“读-更改-写”这样一个微流程，即数据被读，然后更改，再写入输出寄存器的过程。

当 $MCLRE$ 为 1 时， $PORTC[0]$ 读的值为 0，此时它是作为外部复位管脚。

14.2. 弱上拉

每个端口都有一个可以单独设置的内部弱上拉功能。控制 $WPUx$ 寄存器里的位就可使能或关断这些弱上拉电路。当 $GPIO$ 被设置为输出时，这些弱上拉电路会被自动关断。弱上拉电路在上电复位期间被置为关断状态，因为 $WPUx$ 寄存器复位为无效状态。

当 $PORTC[0]$ 配置为复位脚时，内部上拉是自动打开的，此时 $WPUC[0]$ 不起作用。

14.3. 弱下拉

跟弱上拉功能类似，每个管脚处于数字输入时具有内部弱下拉功能，由寄存器 $WPDx$ 控制。需要注意的是，弱上拉和弱下拉不是互斥的，即它们可以同时打开。

另外， $PORTC[0]$ 作为复位脚时，弱上拉自动打开，但它不反映到 $WPUC[0]$ 上，同时弱下拉自动关闭， $WPDC[0]$ 不起作用。

14.4. 开漏输出

以下 2 种功能管脚支持开漏输出：

UART_TX

开漏输出由寄存器 $ODCON0$ 相关位控制，当相关位为 1 时，该功能所在的管脚即配置为开漏。

注意：

1. 管脚的开漏功能和内部上拉功能可以同时打开；

14.5. ANSELA 寄存器

ANSELA 寄存器用于控制 IO 的数模输入，当 ANSELA.x 为 1 时，对应的 IO 口为模拟引脚，IO 的输入上拉、下拉被自动禁止，软件读该 IO 返回的是 0。

ANSELA 寄存器位对数字输出驱动没有影响，换言之，TRIS 位的优先级更高，即当 TRIS 为 0 时，不管相关的 ANSELA.x 是 0 还是 1，对应的 IO 为数字输出 IO。要想配置真正的模拟管脚，TRIS 要置 1，把数字输出驱动关闭。

14.6. 源电流选择

每个 I/O 口都支持不同的源电流驱动能力。通过配置相应的选择寄存器 PSRCA/B，指定的 I/O 端口可支持 2 种级别的源电流驱动能力。当配置寄存器 PSRCC，指定的 PORTC I/O 端口可以支持 3 中级别的源电流驱动能力，仅当对应的引脚被设为输出时，其源电流选择位才有效。否则，这些选择位无效。用户可参考 I/O 电气特性章节为不同应用选择所需的源电流。

14.7. 灌电流选择

每个 I/O 都支持 2 种不同的灌电流驱动能力，设置寄存器为 PSINKx，当 I/O 设置为输出管脚时，其灌电流设置位才有效。

14.8. 管脚输出的优先级

每个 I/O 管脚均复用了多个功能，当某管脚复用的功能模块都使能输出的情况下，就存在优先级的问题。

因为输入是连到各个功能模块的，故输入不存在优先级问题，例如 PB0 作为 GPIO 输入功能时，同时也作为 TIM2 的捕捉输入。

14.9. PORTx 功能及优先级

管脚名称	功能优先级（由高到低排序）	管脚名称	功能优先级（由高到低排序）
PA0	TIM1_CH1 PA0	PB0	TIM1_CH3N [TIM2_CH1] [TIM1_CH2] PB0
PA1	TIM1_CH2 PA1	PB1	CLKO TIM1_CH4 TIM1_CH2N PB1
PA2	ISPCK（处于调试模式） [TIM1_CH4] PA2	PB2	TIM1_CH3 [TIM1_CH1N] PB2
PA3	[TIM2_CH3] PA3	PB3	[LVDOUT] PB3
PA4	TIM2_CH2 PA5	PB4	[LVDOUT] PB4
PA5	TIM2_CH1 UART_CK LVDOUT PA5	PB5	TIM2_CH3 [LVDOUT] PB5
PA6	UART_TX PA6	PB6	ISPDAT（处于调试模式） [UART_TX] PB6
PA7	[TIM1_CH4] [CLKO] PA7	PB7	OSC2（XT 模式） PB7

管脚名称	功能优先级（由高到低排序）
PC0	MCLR（复位脚） TIM1_CH1N PC0
PC1	OSC1（XT 模式） PC1

14.10. 管脚功能重映射

为提高应用的灵活性，有部分功能输入/输出支持重映射功能，即可以在两个管脚之间选择输入或输出，由寄存器 AFP0 设置。

14.11. 外部中断

所有 I/O 都可被选择为外部中断源，但同一时刻最多只有 8 个 IO 可以作为外部中断管脚，它们具备以下特性：

- 上升沿中断
- 下降沿中断
- 双边沿中断
- 低电平中断




图 14.2 外部中断结构框图

中断类型的选择通过寄存器 ITYPE0、1 设置。

ITYPEx[1:0]/[3:2]值	中断触发类型
00	低电平
01	上升沿
10	下降沿
11	双边沿

外部中断源的选择通过 EPS0, EPS1 设置。

14.12. 关于读端口 PORTx




图 14.3 端口读操作原理框图

在 FT61F14x 系列芯片中，操作 GPIO 有两种方式：访问 PORTx 寄存器或者 LATx 寄存器，它们有不同的 SFR 地址。

对于读操作，“读 PORTx”返回的是管脚经过同步寄存器后的值，而“读 LATx”返回的是端口数据寄存器的值；换言之，软件对端口数据寄存器写操作之后，至少要经过一个系统时钟之后，才能通过“读 PORTx”的方式得到新值，而“读 LATx”则无需等待；

对于写操作，无论是写 PORTx 还是 LATx，都是对端口数据寄存器进行写；

由于以上特性，当软件使用“读-修改-写”（可参阅 18.1 小节）指令对 PORTx 进行写操作时，需要特别注意以下情形：

BSR PORTx, n; 对 PORTx 第 n 位置 1

BSR PORTx, m; 对 PORTx 第 m 位置 1

...

软件期望的波形如下：




图 14.4 连续使用 RMW 指令对 PORTx 写操作的期望时序

实际输出波形如下：




图 14.5 连续使用 RMW 指令对 PORTx 写操作的输出时序

出现这个现象的原因是在执行“BSR PORTx, m”（回顾一下 RMW 指令的执行流程：先读取 PORTx，修改数据，写 PORTx (LATx)）时，由于同步的原因，PORTx_sync 还保持为 0，那么写回 PORTx 时刻，这一位的“0”又被写回到 LATx，导致管脚 PORTx.n 只有一个高脉冲。

有以下两种方式解决这一问题：

a) 在 PORTx 连续写操作中间插入一个 NOP；

BSR PORTx, n; 对 PORTx 第 n 位置 1

NOP ; 插入 NOP 等待

BSR PORTx, m; 对 PORTx 第 m 位置 1

b) 或者，写操作用 LATx 寄存器而不是 PORTx；

BSR LATx, n ; 直接操作端口数据寄存器 LATx

BSR LATx, m; 直接操作端口数据寄存器 LATx

注意：只有 1T 速度模式下才有该现象，不存在于其它 2T/4T 模式，原因是处于 2T/4T 模式下，执行后续指令时，PORTx_sync 已经同步到最新的值。

14.13. 与端口相关寄存器汇总

名称	地址	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0	复位值	
PSRC0	0x11A	管脚A 的源电流设置								1111 1111	
PSRC1	0x11B	管脚B 的源电流设置								1111 1111	
PSRC2	0x11C	—				管脚C 的源电流设置				---- 1111	
PSINK0	0x19A	管脚的灌电流设置 0								0000 0000	
PSINK1	0x19B	管脚的灌电流设置 1								0000 0000	
PSINK2	0x19C	—						管脚C 的灌电流设置		---- --00	
ITYPE0	0x11E	管脚中断类型设置 0								0000 0000	
ITYPE1	0x11F	管脚中断类型设置 1								0000 0000	
AFP0	0x19E	—		管脚重映射寄存器 0					—		0000 0000
AFP1	0x19F	—		管脚重映射寄存器 1							0000 0000
EPS0	0x118	外部中断管脚选择 0								0000 0000	
EPS1	0x119	外部中断管脚选择 1								0000 0000	
EPIF0	0x14	外部管脚中断标志位								0000 0000	
EPIE0	0x94	外部管脚中断使能位								0000 0000	
ODCON0	0x21F	—							UROD		---- -000
PORTA	0x0C	端口A 读管脚寄存器								xxxx xxxx	
PORTB	0x0D	端口B 读管脚寄存器								xxxx xxxx	
PORTC	0x0E	—						端口C 读管脚寄存器		---- --xx	
TRISA	0x8C	端口A 方向控制								1111 1111	
TRISB	0x8D	端口B 方向控制								1111 1111	
TRISC	0x8E	—						端口C 方向控制		---- --11	
LATA	0x10C	端口A 数据锁存器								xxxx xxxx	
LATB	0x10D	端口B 数据锁存器								xxxx xxxx	
LATC	0x10E	—						端口C 数据锁存器		---- --xx	
WPUA	0x18C	端口A 上拉控制寄存器								0000 0000	
WPUB	0x18D	端口B 上拉控制寄存器								0000 0000	
WPUC	0x18E	—						端口 C 上拉控制寄存器		---- --00	
WPDA	0x20C	端口A 下拉控制寄存器								0000 0000	
WPDB	0x20D	端口B 下拉控制寄存器								0000 0000	
WPDC	0x20E	—						端口 C 下拉控制寄存器		---- --00	
ANSELA	0x197	模拟管脚设置								0000 0000	

14.13.1. PSRC0, 地址 0x11A

Bit	7	6	5	4	3	2	1	0
Name	PSRCA[7:0]							
Reset	1	1	1	1	1	1	1	1
Type	RW	RW	RW	RW	RW	RW	RW	RW

Bit	Name	Function
7:0	PSRCA	PSRCA[7:0], 控制 PORTA[7:0]源电流能力 0:4mA 1:26mA

14.13.2. PSRC1, 地址 0x11B

Bit	7	6	5	4	3	2	1	0
Name	PSRCB[7:0]							
Reset	1	1	1	1	1	1	1	1
Type	RW	RW	RW	RW	RW	RW	RW	RW

Bit	Name	Function
7:0	PSRCB	PSRCB[7:0], 控制 PORTB[7:0]源电流能力 0: 8mA 1:26mA

14.13.3. PSRC2, 地址 0x11C

Bit	7	6	5	4	3	2	1	0
Name	NA				PSRCC[3:2]		PSRCC[1:0]	
Reset	—				1	1	1	1
Type	RO.0	RO.0	RO.0	RO.0	RW	RW	RW	RW

Bit	Name	Function
3:2	PSRCC	PSRCC[3:2], 控制PORTC[1]源电流能力
1:0	PSRCC	PSRCC[1:0], 控制 PORTC[0]源电流能力

PSRCx[i]值	源电流能力
00	4mA
01/10	8mA
11	26mA

14.13.4. PSINK0, 地址 0x19A

Bit	7	6	5	4	3	2	1	0
Name	PSINK0							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW

Bit	Name	Function
7:0	PSINK0	PORTA 的灌电流能力设置 0: L0 (最小) 1: L1 (最大)

14.13.5. PSINK1, 地址 0x19B

Bit	7	6	5	4	3	2	1	0
Name	PSINK1							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW

Bit	Name	Function
7:0	PSINK1	PORTB 的灌电流能力设置 0: L0 (最小) 1: L1 (最大)

14.13.6. PSINK2, 地址 0x19C

Bit	7	6	5	4	3	2	1	0
Name	NA						PSINK2	
Reset	NA						0	0
Type	NA						RW	RW

Bit	Name	Function
1:0	PSINK2	PORTC 的灌电流能力设置 0: L0 (最小) 1: L1 (最大)

14.13.7. ITYPE0, 地址 0x11E

Bit	7	6	5	4	3	2	1	0
Name	ITYPE0							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW

Bit	Name	Function
7:4	ITYPE0[7:4]	ITYPE0[7:6], 控制 PORTx.3 中断类型 (仅 PORTA/B) ITYPE0[5:4], 控制 PORTx.2 中断类型 (仅 PORTA/B)
3:0	ITYPE0[3:0]	ITYPE0[3:2], 控制 PORTx.1 中断类型 ITYPE0[1:0], 控制 PORTx.0 中断类型

14.13.8. ITYPE1, 地址 0x11F

Bit	7	6	5	4	3	2	1	0
Name	ITYPE1							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW

Bit	Name	Function
7:4	ITYPE1[7:4]	ITYPE1[7:6], 控制 PORTx.7 中断类型 (仅 PORTA/B) ITYPE1[5:4], 控制 PORTx.6 中断类型 (仅 PORTA/B)
3:0	ITYPE1[3:0]	ITYPE1[3:2], 控制 PORTx.5 中断类型 (仅 PORTA/B) ITYPE1[1:0], 控制 PORTx.4 中断类型 (仅 PORTA/B)

14.13.9. AFP0, 地址 0x19E

Bit	7	6	5	4	3	2	1	0
Name	AFP0							
Reset	—	—	0	0	0	0	0	—
Type	RO.0	RO.0	RW	RW	RW	RW	RW	RO.0

Bit	Name	Function			
		位	值	受控功能	复用管脚
7:0	AFP0	bit0	—	—	—
		bit1	0	ADC_ETR	PA4
			1		PB3
		bit2	0	TIM1_CH1N	PC0
			1		PB2
		bit3	0	TIM2_CH3	PB5
			1		PA3
		bit4	0	TIM2_CH1	PA5
			1		PB0
		bit5	0	TIM1_CH2	PA1
1	PB0				
bit6	—	—	—		
bit7	—	—	—		

14.13.10. AFP1, 地址 0x19F

Bit	7	6	5	4	3	2	1	0
Name	AFP1							
Reset	—	—	0	0	0	0	0	0
Type	RO.0	RO.0	RW	RW	RW	RW	RW	RW

Bit	Name	Function			
7:0	AFP1	位	值	受控功能	复用管脚
		7:6	—	—	—
		5:4	00	UART_TX	PA6
			01		PB6
			10		PA7
			11		PA2
		3:2	00	UART_RX	PA7
			01		PA2
			10		PA6
			11		PB6
		bit 1:0	00/01	TIM1_CH4	PB1
			10		PA7
			11		PA2

14.13.11. EPS0, 地址 0x118

Bit	7	6	5	4	3	2	1	0
Name	EPS0							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW

Bit	Name	Function			
7:0	EPS0	外部中断 EINT3~0 的管脚选择			
		EPS0[1:0]值	EINT0 管脚	EPS0[3:2]值	EINT1 管脚
		00	PA0	00	PA1
		01	PB0	01	PB1
		10	PC0	10	PC1
		11	—	11	—
		EPS0[5:4]值	EINT2 管脚	EPS0[7:6]值	EINT3 管脚
		00	PA2	00	PA3
		01	PB2	01	PB3
		10	—	10	—
		11	—	11	—

14.13.12. EPS1, 地址 0x119

Bit	7	6	5	4	3	2	1	0
Name	EPS1							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW

Bit	Name	Function																				
7:0	EPS1	外部中断 EINT7~4 的管脚选择																				
		<table border="1"> <thead> <tr> <th>EPS1[1:0]值</th> <th>EINT4 管脚</th> <th>EPS1[3:2]值</th> <th>EINT5 管脚</th> </tr> </thead> <tbody> <tr> <td>00</td> <td>PA4</td> <td>00</td> <td>PA5</td> </tr> <tr> <td>01</td> <td>PB4</td> <td>01</td> <td>PB5</td> </tr> <tr> <td>10</td> <td>—</td> <td>10</td> <td>—</td> </tr> <tr> <td>11</td> <td>—</td> <td>11</td> <td>—</td> </tr> </tbody> </table>	EPS1[1:0]值	EINT4 管脚	EPS1[3:2]值	EINT5 管脚	00	PA4	00	PA5	01	PB4	01	PB5	10	—	10	—	11	—	11	—
		EPS1[1:0]值	EINT4 管脚	EPS1[3:2]值	EINT5 管脚																	
		00	PA4	00	PA5																	
		01	PB4	01	PB5																	
		10	—	10	—																	
		11	—	11	—																	
		<table border="1"> <thead> <tr> <th>EPS1[5:4]值</th> <th>EINT6 管脚</th> <th>EPS1[7:6]值</th> <th>EINT7 管脚</th> </tr> </thead> <tbody> <tr> <td>00</td> <td>PA6</td> <td>00</td> <td>PA7</td> </tr> <tr> <td>01</td> <td>PB6</td> <td>01</td> <td>PB7</td> </tr> <tr> <td>10</td> <td>—</td> <td>10</td> <td>—</td> </tr> <tr> <td>11</td> <td>—</td> <td>11</td> <td>—</td> </tr> </tbody> </table>	EPS1[5:4]值	EINT6 管脚	EPS1[7:6]值	EINT7 管脚	00	PA6	00	PA7	01	PB6	01	PB7	10	—	10	—	11	—	11	—
		EPS1[5:4]值	EINT6 管脚	EPS1[7:6]值	EINT7 管脚																	
		00	PA6	00	PA7																	
		01	PB6	01	PB7																	
		10	—	10	—																	
11	—	11	—																			

14.13.13. EPIF0, 地址 0x14

Bit	7	6	5	4	3	2	1	0
Name	EPIF0							
Reset	0	0	0	0	0	0	0	0
Type	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0

Bit	Name	Function
Bit[7:0]	EPIF0	<p>外部中断 x 标志位</p> <p>0: 外部管脚 x 没触发中断, 或已由软件清 0</p> <p>1: 外部管脚 x 触发了中断</p> <p>写操作:</p> <p>写 1 清 0, 写 1 无效。建议只使用 STR, MOVWI 指令, 而不是 BSR 位操作</p>

14.13.14. EPIE0, 地址 0x94

Bit	7	6	5	4	3	2	1	0
Name	EPIE0							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW

Bit	Name	Function
Bit[7:0]	EPIE0	外部中断 x 允许位 0: 禁止外部中断x 1: 允许外部中断x, 当相关标志位 EPIF0.x 为 1 且 GIE 为 1 时, CPU 将执行中断程序

14.13.15. ODCON0, 地址 0x21F

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	—	UROD
Reset	—	—	—	—	—	—	—	0
Type	RO-0	RO-0	RO-0	RO-0	RO-0	RO-0	RO-0	RW

Bit	Name	Function
7:1	N/A	保留位, 读 0
0	UROD	UART_TX 管脚的开漏输出设置, 高有效

14.13.16. PORTA, 地址 0x0C

Bit	7	6	5	4	3	2	1	0
Name	PORTA							
Reset	x	x	x	x	x	x	x	x
Type	RW	RW	RW	RW	RW	RW	RW	RW

Bit	Name	Function
7:0	PORTA	PORTA 管脚寄存器 读返回的是管脚上的电平, 写是写到相应的 LATA 寄存器

14.13.17. PORTB, 地址 0x0D

Bit	7	6	5	4	3	2	1	0
Name	PORTB							
Reset	x	x	x	x	x	x	x	x
Type	RW	RW	RW	RW	RW	RW	RW	RW

Bit	Name	Function
7:0	PORTB	PORTB 管脚寄存器 读返回的是管脚上的电平，写是写到相应的 LATB 寄存器

14.13.18. PORTC, 地址 0x0E

Bit	7	6	5	4	3	2	1	0
Name	—						PORTC	
Reset	—	—	—	—	—	—	x	x
Type	RO-0	RO-0	RO-0	RO-0	RO-0	RO-0	RW	RW

Bit	Name	Function
1:0	PORTC	PORTC 管脚寄存器 读返回的是管脚上的电平，写是写到相应的 LATC 寄存器

14.13.19. TRISA, 地址 0x8C

Bit	7	6	5	4	3	2	1	0
Name	TRISA							
Reset	1	1	1	1	1	1	1	1
Type	RW	RW	RW	RW	RW	RW	RW	RW

Bit	Name	Function
7:0	TRISA	PORTA 方向控制寄存器 1 = 输入 0 = 输出

14.13.20. TRISB, 地址 0x8D

Bit	7	6	5	4	3	2	1	0
Name	TRISB							
Reset	1	1	1	1	1	1	1	1
Type	RW	RW	RW	RW	RW	RW	RW	RW

Bit	Name	Function
7:0	TRISB	PORTB 方向控制寄存器 1 = 输入 0 = 输出

14.13.21. TRISC, 地址 0x8E

Bit	7	6	5	4	3	2	1	0
Name	—						TRISC	
Reset	—	—	—	—	—	—	1	1
Type	RO-0	RO-0	RO-0	RO-0	RO-0	RO-0	RW	RW

Bit	Name	Function
1:0	TRISC	PORTC 方向控制寄存器 1 = 输入 0 = 输出

14.13.22. LATA, 地址 0x10C

Bit	7	6	5	4	3	2	1	0
Name	LATA							
Reset	x	x	x	x	x	x	x	x
Type	RW	RW	RW	RW	RW	RW	RW	RW

Bit	Name	Function
7:0	LATA	PORTA 数据寄存器

14.13.23. LATB, 地址 0x10D

Bit	7	6	5	4	3	2	1	0
Name	LATB							
Reset	x	x	x	x	x	x	x	x
Type	RW	RW	RW	RW	RW	RW	RW	RW

Bit	Name	Function
7:0	LATB	PORTB 数据寄存器

14.13.24. LATC, 地址 0x 10E

Bit	7	6	5	4	3	2	1	0
Name	—						LATC	
Reset	—						x	x
Type	RO-0	RO-0	RO-0	RO-0	RO-0	RO-0	RW	RW

Bit	Name	Function
1:0	LATC	PORTC 数据寄存器

14.13.25. WPUA, 地址 0x18C

Bit	7	6	5	4	3	2	1	0
Name	WPUA							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW

Bit	Name	Function
7:0	WPUA	PORTA 弱上拉控制寄存器 1 = 使能弱上拉 0 = 关闭弱上拉

14.13.26. WPUB, 地址 0x18D

Bit	7	6	5	4	3	2	1	0
Name	WPUB							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW

Bit	Name	Function
7:0	WPUB	PORTB 弱上拉控制寄存器 1 = 使能弱上拉 0 = 关闭弱上拉

14.13.27. WPUC, 地址 0x18E

Bit	7	6	5	4	3	2	1	0
Name	—						WPUC	
Reset	—						0	0
Type	RO-0	RO-0	RO-0	RO-0	RO-0	RO-0	RW	RW

Bit	Name	Function
1:0	WPUC	PORTC 弱上拉控制寄存器 1 = 使能弱上拉 0 = 关闭弱上拉

14.13.28. WPDA, 地址 0x20C

Bit	7	6	5	4	3	2	1	0
Name	WPDA							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW

Bit	Name	Function
7:0	WPDA	PORTA 弱下拉控制寄存器 1 = 使能弱下拉 0 = 关闭弱下拉

14.13.29. WPDB, 地址 0x 20D

Bit	7	6	5	4	3	2	1	0
Name	WPDB							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW

Bit	Name	Function
7:0	WPDB	PORTB 弱下拉控制寄存器 1 = 使能弱下拉 0 = 关闭弱下拉

14.13.30. WPDC, 地址 0x 20E

Bit	7	6	5	4	3	2	1	0
Name	—						WPDC	
Reset	—						0	0
Type	RO-0	RO-0	RO-0	RO-0	RO-0	RO-0	RW	RW

Bit	Name	Function
1:0	WPDC	PORTC 弱下拉控制寄存器 1 = 使能弱下拉 0 = 关闭弱下拉

14.13.31. ANSELA, 地址 0x197

Bit	7	6	5	4	3	2	1	0
Name	模拟管脚设置寄存器							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW

Bit	Name	Function
7:0	ANSELA	模拟选择寄存器 A, 控制 Anx 相关的管脚 1 = Anx 为模拟管脚 0 = Anx 为数字管脚

15.看门狗定时器




图 15.1 看门狗结构框图

看门狗的时钟源为内部慢时钟（32KHz），它是一个带 7 位预分频的 16 位计数器，其中预分频和周期可编程，分别由 WDTPRE 和 WDTPS 设置。

WDT 的硬件使能位位于配置寄存器 UCFG0 的第 3 位，WDTEN，软件使能位位于 WDTCON 寄存器的第 0 位，为 1 时表示使能看门狗，为 0 时禁止。

指令 CLRWDT、SLEEP 会清除看门狗计数器。

在使能了看门狗的情况下，处于睡眠时看门狗溢出事件可以作为一个唤醒源，而 MCU 正常工作时 WDT 则是作为一个复位源。

条件	看门狗状态
WDTEN 和 SWDTEN 同时为 0	清零
CLRWDT 指令	
进入 SLEEP、退出 SLEEP 时刻	
写 WDTCON	
写 WCKSEL	

注意：

1. 如果内部慢时钟从 32K 切换到 256K 模式（或反之从 256K 切换到 32K 模式，由 LFMOD 位控制），都不影响看门狗计时，因为 WDT 固定使用 32K 时钟源，见 5.1 小节的时钟框图；
2. PWRT 和 OST 复用了 WDT 定时器，故 PWRT 或 OST 工作时，看门狗的复位功能是暂时屏蔽的；

15.1. 看门狗时钟源

WDT 有 4 种时钟源可选，由寄存器 MISC0 的 WCKSEL 位设置。在 WDT 使能的情况下，所选择的时钟源被自动使能，并在 SLEEP 模式下保持。

注意：

3. 如果要选择 LP 晶体时钟，系统时钟配置寄存器位 FOSC 必须选择 LP 模式，否则对应的时钟源将不被使能；
4. 同理，如果要选择 XT 晶体时钟，系统时钟配置寄存器位 FOSC 必须选择 XT 模式，否则对应的时钟源将不被使能；

15.2. 与看门狗相关寄存器汇总

名称	地址	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0	复位值
WDTCON	0x97	WDTPRE[2:0]			WDTPS[3:0]				SWDTEN	1110 1000
UCFG0	0x2000	—	CPB	MCLRE	PWRTEB	WDTE	FOSC2	FOSC1	FOSC0	qqqq qqqq
MISC0	0x19D	—	—	—	—	—	—	WCKSEL		---- --00

15.2.1. WDTCON 寄存器，地址 0x97

Bit	7	6	5	4	3	2	1	0
Name	WDTPRE[2:0]			WDTPS[3:0]				SWDTEN
Reset	1	1	1	0	1	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW

Bit	Name	Function
7:5	WDTPRE	看门狗预分频设置位 000: 1:1 001: 1:2 010: 1:4 011: 1:8 100: 1:16 101: 1:32 110: 1:64 111: 1:128 (复位值)
4:1	WDTPS	看门狗定时器周期选择: 0000 = 1:32 0001 = 1:64 0010 = 1:128 0011 = 1:256 0100 = 1:512 (复位值) 0101 = 1:1024 0110 = 1:2048 0111 = 1:4096 1000 = 1:8192 1001 = 1:16384 1010 = 1:32768 1011 = 1:65536 1100 = 1:65536 1101 = 1:65536 1110 = 1:65536 1111 = 1:65536
0	SWDTEN	看门狗软件使能位 1 = 使能 0 = 禁止

15.2.2. MISC0 寄存器，地址 0x19D

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	WCKSEL	
Reset	—	—	—	—	—	—	0	0
Type	RO-0	RO-0	RO-0	RO-0	RO-0	RO-0	RW	RW

Bit	Name	Function
7:2	N/A	保留位，读 0
1:0	WCKSEL	WDT 时钟源选择 00 = LIRC 01 = HIRC 10 = LP, 只有当 FOSC 选择 LP 模式时才有效 11 = XT, 只有当 FOSC 选择 XT 模式时才有效

16. 慢时钟测量

芯片集成了两个内部 RC 振荡器，一个是经过出厂校准的高速高精度的 16M 快时钟 HIRC，一个是低速低功耗的 32K 时钟 LIRC，利用慢时钟测量功能可以把 LIRC 的周期用系统时钟计算出来。此功能可以比较精准的测量内部慢时钟周期。

16.1. 测量原理

慢时钟测量类似于定时器的捕捉模式，处于这种模式下，被测量时钟 LIRC 的边沿（任意沿）将会触发定时器，在另一高速时钟（如 HIRC）的作用下开始计数，在此后的第 2 个（或第 8 个，平均模式时）LIRC 边沿到来时，定时器停止计数，同时把定时器的值锁存到 SOSCPRH/L 寄存器。

注意：慢时钟测量使用的定时器是 TIM2。




图 16.1 慢时钟测量模式原理框图

注意：

1. 在慢时钟测量过程中软件不要写 SOSCPRH/L；
2. 不要在单步调试下做慢时钟测量，因为暂停模式下 TIM2 被停止，这样会导致测量结果不正确；
3. 若 SYSON bit 为 0 时，慢时钟测量无法在 SLEEP 模式下进行，不要在测量运行时进入 SLEEP 模式。

16.2. 上电自动测量

在上电后慢时钟测量将会自动启动，此时 CKCNTI 置 1，CKMAVG 为 0，打开 LIRC 和 HIRC。TIM2 的时钟被自动配置为 16M 的内部高速时钟，即类似设置 T2CKSRC 为 001、TIM2EN=1 的功能，但未配置这些位。TIM2 使用默认配置，无需置位 CEN 使能 TIM2 计数，此时不能配置 TIM2。

在测量过程中，实际应用程序已在运行，若要使用 TIM2 则需要查询 CKCNTI。若 CKCNTI 为 0 即可使用 TIM2，此时 SOSCPR 寄存器的值为有效值，其单位为 F_{Hsi} 时钟的个数。

注意：

1. 上电自动测量不会置位 CKM 中断标志；




图 16.2 上电慢时钟自动测量时序图

16.3. 操作步骤

- 1 为提高计量精度，建议设置 T2CKSRC 为 001，TIM2EN=1，选择 16M 的内部高速时钟；
- 2 关闭 TIM2 的相关中断使能，设置 TIM2ARRH/L 为最大值，设置 TIM2PSC 为 0000；
- 3 设置 TIM2CR1 为复位值，再将 CEN 置 1，使能 TIM2；
- 4 如果选择 4 次平均，则把 MSCKCON.1 置 1，否则把它清 0；
- 5 置位 MSCKCON.0，开始测量；
- 6 测量结束后 MSCKCON.0 自动清 0，中断标志置 1；
- 7 可以用查询或中断的方式等待结束；
- 8 当查询到中断标志为 1 时读取得到的 SOSCPRL 即为最终结果。




图 16.3 慢时钟测量模式时序图

16.4. 与慢时钟测量相关寄存器汇总

名称	地址	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0	复位值
MSCKCON	0x41D	—	—	—	—	—	—	CKMAVG	CKCNTI	---- --01
SOSCPRL	0x41E	SOSCPRL[7:0]								1111 1111
SOSCPRH	0x41F	—				SOSCPRL[11:8]				---- 1111

16.4.1. MSCKCON 寄存器，地址 0x41D

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	CKMAVG	CKCNTI
Reset	—	—	—	—	—	—	0	1
Type	RW	RW	RW	RW	RO-0	RW	RW	RW

Bit	Name	Function
7:2	N/A	保留位，读 0
1	CKMAVG	快时钟测量慢时钟周期的测量平均模式 1 = 打开平均模式（自动测量并累加 4 次） 0 = 关闭平均模式
0	CKCNTI	Clock Count Init –使能快时钟测量慢时钟周期 1 = 使能快时钟测量慢时钟周期 0 = 关闭快时钟测量慢时钟周期 注：这一位在测量完毕后会自动归零

16.4.2. SOSCPRL 寄存器，地址 0x41E, 41F

SOSCPRL, 地址 0x41E

Bit	7	6	5	4	3	2	1	0
Name	SOSCPRL[7:0]							
Reset	8'hFF							
Type	RW							

SOSCPRH, 地址 0x41F

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	SOSCPRH[11:8]			
Reset	—	—	—	—	4'hF			
Type	RO-0	RO-0	RO-0	RO-0	RW			

Bit	Name	Function
0x41E: 7:0 0x41F: 3:0	SOSCPRH[11:0]	低速振荡器周期（单位：TIM2 时钟周期数） 用于慢时钟测量功能， $T_{LSI} = SOSCPRH * T_{TIM2}$

17.指令集汇总

一共 49 条指令，大部分指令为单周期。

助记符		说明	周期	影响标志
STR	f	将W送至f	1	
NOP	-	空操作	1	
MOVLB	k	将立即数传送到 BSREG	1	
CLRWDT	-	清零看门狗定时器	1	TO, PD
RETI	-	中断返回	2	
RET	-	从子程序返回	2	
BRW	-	将 W 寄存器的内容作为偏移量进行相对跳转	2	
CALLW	-	调用地址由W寄存器指定的子程序	2	
RESET	-	软件器件复位	1	
MOVIW	n mm	将间接 FSRn 的内容传送到W寄存器，带预/后增/减修改符，mm	1	Z
MOVWI	n mm	将W寄存器的内容传送到间接 FSRn，带预/后增/减修改符，mm	1	
SLEEP	-	进入待机模式	1	TO, PD
CLRR	f	将f清零	1	Z
CLRW	-	将W清零	1	Z
SUBWR	f, d	f减W	1	C, DC, Z
DECR	f, d	f减1操作	1	Z
IORWR	f, d	W与f同或	1	Z
ANDWR	f, d	W与f相与	1	Z
XORWR	f, d	W与f异或	1	Z
ADDWR	f, d	W与f相加	1	C, DC, Z
LDR	f, d	传送f	1	Z
COMR	f, d	求f的补码	1	Z
INCR	f, d	f加1操作	1	Z
DECRSZ	f, d	f减1操作，若为0则跳过	1	
RRR	f, d	f寄存器带进位右循环	1	C
RLR	f, d	f寄存器带进位左循环	1	C
SWAPR	f, d	f半字节交换	1	
INCRSZ	f, d	f加1操作，若为0则跳过	1	
BCR	f, b	将f位清零	1	
BSR	f, b	将f位置1	1	
BTSC	f, b	测试f位，若为0则跳过	1	
BTSS	f, b	测试f位，若为1则跳过	1	
LCALL	k	调用子程序	2	
LJUMP	k	转移	2	
LDWI	k	立即数移至W	1	
MOVLP	k	将立即数传送到 PCLATH	1	
ADDFSR	n, k	立即数k与FSRn相加	1	
BRA	k	相对跳转	2	
RETW	k	立即数送到W中返回	2	
LSLF	f, d	逻辑左移	1	C和Z
LSRF	f, d	逻辑右移	1	C和Z
ASRF	f, d	算术右移	1	C和Z
IORWI	k	立即数与W同或	1	Z
ANDWI	k	立即数与W相与	1	Z
XORWI	k	立即数与W异或	1	Z
SUBWFB	f, d	f减去W（带借位）	1	C, DC, Z
SUBWI	k	立即数减W	1	C, DC, Z
ADDWFC	f, d	W和f进行带进位的相加	1	C, DC, Z
ADDWI	k	立即数与W相加	1	C, DC, Z
MOVIW	k[n]	将 INDFn 的内容传送到W寄存器，采用变址间接寻址模式	1	Z
MOVWI	k[n]	将W寄存器的内容传送到 INDFn，采用变址间接寻址模式	1	

表格 18.1 指令集

操作码字段说明

字段	说明
f	文件寄存器地址 (0x00 到 0x7F)
W	工作寄存器 (累加器)
b	8 位文件寄存器内的位地址
k	立即数字段、常数或标号
x	忽略 (或 0 或 1), 汇编器将生成 $x = 0$ 的代码。
d	目标寄存器选择, $d = 0$: 结果保存至 W; $d = 1$: 结果保存至文件寄存器 f。默认值为 $d = 1$ 。
n	FSR 或 INDF 编号 (0-1)
mm	预/后增/减模式选择

缩写说明

字段	说明
PC	程序计数器
TO	WDT 超时位
C	进位位
DC	半进位位
Z	全零标志位
PD	掉电位 (睡眠)

17.1. 读-修改-写 (RMW) 指令

所有需要使用文件寄存器 (表格 18.1 中助记符带 f 的指令) 的指令都会执行读-修改-写 (RMW) 操作, 即先把目标寄存器内容取出, 根据指令修改数据, 再把数据写回到目标寄存器或 W (取决于 d 和具体指令)。

举例说明:

BSR FSR0L, 0;

上述指令在 CPU 的执行过程如下:

- 1) 把 FSR0L 读出到临时寄存器 T;
- 2) 把寄存器 T 或上"0000 0001"形成新数据;
- 3) 再把新数据写回 FSR0L;

18. 芯片的电气特性

18.1. 极限参数

工作温度.....	-40~+85°C
存储温度.....	-40~+125°C
电源电压.....	$V_{SS} - 0.3V \sim V_{SS} + 6.0V$
端口输入电压.....	$V_{SS} - 0.3V \sim V_{DD} + 0.3V$

18.2. 内置高频振荡器 (HIRC)

电气参数	最小值 ⁽¹⁾	典型	最大值 ⁽¹⁾	单位	条件/备注
校准范围	15.84	16	16.16	MHz	25°C, VDD = 2.5V
随温度变化范围	-2.0%	—	2.0%	—	-40~85°C, VDD = 2.5V
随电源电压变化范围	-0.5%	—	0.5%	—	25°C, VDD = 1.9~5.5V
I _{HIRC} 工作电流	—	40	—	μA	25°C, VDD = 3.0V
启动时间	—	2.5	—	μs	25°C, VDD = 3.0V

(1) 数据基于特性值，并未生产测试。

18.3. 内置低频振荡器 (LIRC)

低频振荡器有双模模式，一种模式下振动频率为 32kHz，另一种模式下振动频率为 256kHz。振荡频率模式由 OSCCON 寄存器中的 LFMOD 位控制，0 为 32kHz 模式，1 为 256kHz 模式。

电气参数	最小值 ⁽¹⁾	典型	最大值 ⁽¹⁾	单位	条件/备注
振荡频率	30.4	32	33.6	kHz	25°C, VDD = 2.5V
随温度变化范围	-2.5%	—	2.0%	—	-40 ~ 85°C, VDD = 2.5V
随电源电压变化范围	-4.5%	—	1.0%	—	25°C, VDD = 1.9~5.5V
I _{LIRC} 工作电流	—	1.3	—	μA	25°C, VDD = 3.0V
启动时间	—	4.6	—	μs	25°C, VDD = 3.0V

(1) 数据基于特性值，并未生产测试。

18.4. 低电压复位电路（LVR）

电气参数	最小值 ⁽¹⁾	典型	最大值 ⁽¹⁾	单位	条件/备注
I _{LVR} 工作电流	—	15.7	—	μA	VDD = 3.3V
V _{LVR} , LVR 阈值	1.94	2.0	2.06	V	25°C
	2.13	2.2	2.27		
	2.42	2.5	2.58		
	2.72	2.8	2.88		
	3.01	3.1	3.19		
	3.49	3.6	3.71		
	3.98	4.1	4.22		
LVR delay	—	125	157	μs	25°C, VDD = 1.9~5.5V

(1) 数据基于特性值，并未生产测试。

18.5. 低电压侦测电路（LVD）

电气参数	最小值 ⁽¹⁾	典型	最大值 ⁽¹⁾	单位	条件/备注
I _{LVD} 工作电流	—	22.5	—	μA	VDD = 3.3V
V _{LVD} , LVD 阈值	1.94	2.0	2.06	V	25°C
	2.33	2.4	2.47		
	2.72	2.8	2.88		
	2.91	3.0	3.09		
	3.49	3.6	3.71		
	3.88	4.0	4.12		
LVD delay	—	125	157	μs	25°C, VDD = 1.9~5.5V

(1) 数据基于特性值，并未生产测试。

18.6. 上电复位电路（POR）

电气参数	最小值	典型 ⁽¹⁾	最大值	单位	条件/备注
I _{POR} 工作电流	—	140	—	nA	25°C, VDD = 3.3V
V _{por}	—	1.65	—	V	25°C

18.7. I/O PAD 电路

电气参数		最小值	典型 ⁽¹⁾	最大值	单位	条件/备注
VIL		0	—	0.3*VDD	V	
VIH		0.7*VDD	—	VDD	V	
漏电流		-1	—	1	μA	VDD = 5V
源电流(source)	L0	—	-4	—	mA	25°C, VDD = 5V, V _{OH} = 4.5V
	L1	—	-8	—		
	L2	—	-26	—		
灌电流(sink)	L0	—	53	—	mA	25°C, VDD = 5V, V _{OL} = 0.5V
	L1	—	62	—		
上拉电阻		—	20	—	kΩ	
下拉电阻		—	20	—	kΩ	

(1) 数据基于特性值，并未生产测试。

18.8. 总体工作电流 (I_{DD})

电气参数	Sysclk	典型值@Vdd ⁽¹⁾			单位
		2.0V	3.0V	5.5V	
正常模式(2T), I _{DD}	16MHz	1.530	2.179	2.331	mA
	8MHz	1.048	1.510	1.613	
	4MHz	0.803	1.177	1.234	
	2MHz	0.622	0.722	0.746	
	1MHz	0.408	0.490	0.502	
	32kHz	0.033	0.043	0.047	
休眠模式 (Sleep, WDT OFF, LVR OFF), I _{SB}	—	0.211	0.274	0.423	μA
休眠模式 (Sleep, WDT ON, LVR OFF)	—	1.383	2.499	3.062	
休眠模式 (Sleep, LVR ON, WDT OFF)	—	11.618	15.951	21.956	
休眠模式 (Sleep, LVR ON, WDT ON)	—	12.793	18.156	24.469	
休眠模式 (Sleep, LVD ON, LVR OFF, WDT OFF)	—	18.621	22.774	28.738	

(1) 数据基于特性值，并未生产测试。

注意：

1. 测试环境温度为 25°C；
2. 睡眠电流的测试条件为 I/O 处于输入模式并外部下拉到 0；

18.9. AC 电气参数

电气参数		最小值	典型	最大值	单位	条件/备注
Fsys (系统时钟频率)	2T	—	—	16	MHz	-40~85°C, VDD = 1.9~5.5V
	2T	125	—	—	ns	
	4T	250	—	—	ns	
	2T	61	—	—	μs	
	4T	122	—	—	μs	
上电复位保持时间 (T _{DRH})		—	4.2	—	ms	25°C, PWRT disable
外部复位脉冲宽度 (T _{MCLR})		2000	—	—	ns	25°C
WDT 周期 (T _{WDT})		—	1	—	ms	无预分频, WDTPS<3:0>=0000

注：除特殊说明，特性测试条件为：T=-40~85°C，VDD=1.9~5.5V。

18.10. 12bit ADC 特性

ADC 特性参数

电气参数	最小值 ⁽¹⁾	典型	最大值 ⁽¹⁾	单位	条件/备注
ADC 工作电压 VDD	2.7	—	5.5	V	
ADC 工作电流 I _{VDD}	—	90	—	μA	25°C, V _{REFP} = VDD = 2.5V, ADC 转换时钟频率为 250kHz
	—	100	—	μA	25°C, V _{REFP} = VDD = 3.0V, ADC 转换时钟频率为 250kHz
	—	140	—	μA	25°C, V _{REFP} = VDD = 5.5V, ADC 转换时钟频率为 250kHz
模拟输入电压 V _{AIN}	V _{REFN}	—	V _{REFP}	V	
外部参考电压 V _{REF}	—	—	VDD	V	
分辨率	—	—	12	位	
积分误差 E _{IL}	—	±2	—	LSB	25°C, V _{REFP} = VDD = 5.0V, V _{REFN} = GND, ADC 转换时钟频率为 250kHz
微分误差 E _{DL}	—	±2	—	LSB	
偏移误差 E _{OFF}	—	±3	—	LSB	V _{REFP} = VDD = 5.0V, V _{REFN} = GND
增益误差 E _{GN}	—	±3	—	LSB	
转换时钟周期 TAD	—	1	—	μs	V _{REFP} > 3.0V, VDD > 3.0V
转换时钟数	—	15	—	TAD	
稳定时间 (T _{ST})	—	1	—	μs	
采样时间 (T _{ACQ})	—	1.5	—	TAD	
建议的模拟电压源阻抗 (ZAI)	—	—	10	kΩ	—

(1) 数据基于特性值，并未生产测试。

ADC Vref 特性参数

电气参数	最小值 ⁽¹⁾	典型 ⁽¹⁾	最大值 ⁽¹⁾	单位	条件/备注
内置参考电压 ADCVref	0.492	0.5	0.508	V	25°C, VDD=5V
	1.992	2	2.008	V	25°C, VDD=5V
	2.990	3	3.010	V	25°C, VDD=5V
内置参考电压 0.5V 稳定时间 T _{VRINT}	—	250	—	μs	25°C, VDD=5V
	—	550	—	μs	25°C, VDD=5V, 1μF
内置参考电压 2.0V 稳定时间 T _{VRINT}	—	450	—	μs	25°C, VDD=5V
	—	1500	—	μs	25°C, VDD=5V, 1μF
内置参考电压 3.0V 稳定时间 T _{VRINT}	—	300	—	μs	25°C, VDD=5V
	—	550	—	μs	25°C, VDD=5V, 1μF


(1) 数据基于特性值，并未生产测试。

除非另外说明，否则“典型”值一栏的数据都是在 5.0V, 25°C 的条件下给出。


18.11. 直流和交流特性曲线图

注意：本节提供的图表基于特性值，仅用作设计参考，未经生产测试。


18.11.1. 不同 VDD 下，IDD vs Freq (2T, TA=25°C)




18.11.2. 不同 VDD 下，ISB (睡眠电流)随温度变化曲线




18.11.3. HIRC vs VDD (TA=25°C)




18.11.4. LIRC vs VDD (TA=25°C)




18.11.5. IOH (level -4mA) vs VOH @VDD=5V




18.11.6. IOH (level -8mA) vs VOH @VDD=5V




18.11.7. IOH (level -26mA) vs VOH @VDD=5V



18.11.8. IOL (L0) vs VOL @VDD=5V




18.11.9. IOL (L1) vs VOL @VDD=5V



19.芯片封装信息





本芯片采用 SOP8、MSOP10、SOP14、SOP16、SOP20、QFN20 和 TSSOP20 封装方式，具体封装尺寸信息如下。

SOP8:




Symbol	Dimensions In Millimeters		Dimensions In Inches	
	Min	Max	Min	Max
A	1.350	1.750	0.053	0.069
A1	0.100	0.250	0.004	0.010
A2	1.350	1.550	0.053	0.061
b	0.330	0.510	0.013	0.020
c	0.170	0.250	0.006	0.010
D	4.700	5.100	0.185	0.200
E	3.800	4.000	0.150	0.157
E1	5.800	6.200	0.228	0.244
e	1.270 (BSC)		0.050 (BSC)	
L	0.400	1.270	0.016	0.050
θ	0°	8°	0°	8°

MSOP10:





Symbol	Dimensions In Millimeters		Dimensions In Inches	
	Min	Max	Min	Max
A	-	1.100	-	0.043
A1	0.050	0.150	0.002	0.006
A2	0.750	0.950	0.030	0.037
A3	0.300	0.400	0.012	0.016
b	0.180	0.260	0.007	0.010
b1	0.170	0.230	0.007	0.009
c	0.150	0.190	0.006	0.007
c1	0.140	0.160	0.006	0.006
D	2.900	3.100	0.114	0.122
E	4.700	5.100	0.185	0.201
E1	2.900	3.100	0.114	0.122
e	0.500(BSC)		0.020(BSC)	
L	0.400	0.700	0.016	0.028
L1	0.950(REF)		0.037(REF)	
theta	0	8°	0	8°

SOP14:




Symbol	Dimensions In Millimeters		Dimensions In Inches	
	Min	Max	Min	Max
A	-	1.700	-	0.066
A1	0.100	0.200	0.004	0.008
A2	1.400	1.500	0.055	0.059
A3	0.620	0.680	0.024	0.027
b	0.370	0.420	0.015	0.016
D	8.710	8.910	0.343	0.347
E	5.900	6.100	0.232	0.238
E1	3.800	3.950	0.150	0.156
e	1.270(BSC)		0.050(BSC)	
L	0.500	0.700	0.020	0.027
L1	0.250(BSC)		0.010(BSC)	

SOP16:


 $\Phi 2.0 \pm 0.05$ DEP $0.1 + 0.03 / -0.05$



Symbol	Dimensions In Millimeters		Dimensions In Inches	
	Min	Max	Min	Max
A	-	1.700	-	0.066
A1	0.100	0.200	0.004	0.008
A2	1.420	1.480	0.056	0.058
A3	0.620	0.680	0.024	0.027
D	9.960	10.160	0.392	0.396
E	5.900	6.100	0.232	0.238
E1	3.870	3.930	0.152	0.153
b	0.370	0.430	0.015	0.017
e	1.240	1.300	0.048	0.051
L	0.500	0.700	0.020	0.027
L1	1.050(REF)		0.041(REF)	
L2	0.250(BSC)		0.010(BSC)	

SOP20 封装尺寸如下:




Symbol	Dimensions In Millimeters		Dimensions In Inches	
	Min	Max	Min	Max
A	2.350	2.650	0.093	0.104
A1	0.100	0.300	0.004	0.012
A2	2.100	2.500	0.083	0.098
b	0.330	0.510	0.013	0.020
c	0.204	0.330	0.008	0.013
D	12.520	13.000	0.493	0.512
E	7.400	7.600	0.291	0.299
E1	10.210	10.610	0.402	0.418
e	1.270 (BSC)		0.050 (BSC)	
L	0.400	1.270	0.016	0.050
θ	0°	8°	0°	8°

QFN20 封装尺寸如下:



Symbol	Dimensions In Millimeters		Dimensions In Inches	
	Min	Max	Min	Max
A	0.500	0.600	0.020	0.024
A1	-	0.050	-	0.002
b	0.150	0.250	0.006	0.010
b1	0.140 (REF)		0.006 (REF)	
c	0.100	0.200	0.004	0.008
D	2.900	3.100	0.114	0.122
D2	1.550	1.750	0.061	0.069
e	0.400 (BSC)		0.016 (BSC)	
Ne	1.600 (BSC)		0.063 (BSC)	
Nd	1.600 (BSC)		0.063 (BSC)	
E	2.900	3.100	0.114	0.122
E2	1.550	1.750	0.061	0.069
L	0.350	0.450	0.014	0.018
h	0.200	0.300	0.008	0.012

TSSOP20:



Symbol	Dimensions In Millimeters		Dimensions In Inches	
	Min	Max	Min	Max
A	-	1.20	-	0.472
A1	0.05	0.15	0.020	0.059
A2	0.80	1.05	0.315	0.413
A3	0.39	0.49	0.154	0.193
b	0.20	0.28	0.079	0.110
b1	0.19	0.25	0.075	0.098
c	0.13	0.17	0.051	0.067
c1	0.12	0.14	0.047	0.055
D	6.40	6.60	2.520	2.598
E1	4.30	4.50	1.693	1.771
E	6.20	6.60	2.441	2.598
e	0.65(BSC)		0.256(BSC)	
L	0.45	0.75	0.177	0.295
L1	1.00REF		0.394REF	
θ	0	8°	0	8°

附录 1，文档更改历史

日期	版本	内容
2019-7-15	1.00	初版
2019-8-21	1.01	添加注意事项到 8.2.2 小节，“写数据 EEPROM 存储器” 更新 ADC 的“阈值比较”章节内容 把 1T 模式去掉 更正 TIM1CCMR4.2 名字 添加 FT61F145A-RB 脚位